关键词： 模数转换器   动态放大器   Delta-Sigma调制器   逐次逼近  

摘要： 模拟数字转换器（Analog-to-DigitalConverters，ADCs）在用于处理自然信息的电子系统中是一种不可或缺的接口电路。本文以低功耗ADC为设计目标，分别针对高精度的Delta-Sigma调制器和高速度的SARADC展开了研究，取得的创新成果如下:　　提出了基于动态放大器(DynamicAmplifier,DA)的开关电容积分器。通过时序设计，避免了动态放大器构成积分器时的大负载电容的使用，降低了电路功耗;两条辅助支路实现了积分器差模(DifferentialMode，DM)和共模(CommonMode，CM)特性的解耦合;提出了两种闪烁噪声消除技术(FlickerNoiseReductionTechniques,FNRTs)，提高了带内信噪比（Signal-to-Noise，SNR）。基于65-nmCMOS工艺，设计实现了一款二阶-四比特的离散时间调制器。测试结果表明:电源电压为0.8-V时，在24-kHz信号带宽内，峰值信号噪声失真比(Signal-to-Noise-and-Distortion,SNDR)为89.6dB，动态范围(DynamicRange，DR)为91dB，功耗为49μW，芯片有源面积为0.12mm2。　　提出了基于两步式(Sub-Ranging)的时间交织(Time-Interleaved)SAR架构。该结构包含一个工作在采样速率的小比特的粗量化SAR和两个工作在半采样速率交织形式的细量化SAR。两步的工作方式解决了MSB电容的建立时间问题，提高了速度;以低精度比较器完成MSB的转换，降低了比较器功耗。本文提出的几种电路技术包括:锯齿式(Sawtooth)的切换方式（SwitchingMethod），简易动态控制电路和噪声改善的高速动态比较器。基于28-nmCMOS工艺，设计了一款7-bit1.3GS/s的SARADC。仿真结果表明:在1-V工作电压下，ADC对奈奎斯特频率输入信号的SNDR为39.4dB，积分非线性(INL)为+0.8/-0.37LSB，微分非线性(DNL)为+0.31/-1LSB，功耗为2.2mW，WaldenFoM值为22.3fJ/Conversion-Step。

关键词： 静态随机存储器   高性能   低功耗   灵敏放大器   译码电路  

摘要： 伴随着物理、材料学、工程设计技术等方面的高速发展以及相互交融,人们通过跨学科的合作,使得集成电路中的最小尺寸不断打破原有工艺上种种因素造成的限制,让集成电路的规模变的越来越大。特别地,在现代集成电路中,存储器电路所占有的比重相对较大。而在存储器电路中,由于静态随机存储器(SRAM)具有着不需要刷新、速度较快以及使用方便的突出特点,其占据着重要地位。现今,伴随着工艺的进步,SRAM获得了飞速的发展。工艺尺寸的减小虽然对SRAM的使用范围的扩大有着好处,但是也对SRAM性能的要求愈加的严格。这其中,又以SRAM的速度,功耗和稳定性为重中之重。因此,设计人员在设计SRAM时,需要考虑各种因素。为了解决在先进工艺下,设计出能够满足高性能的要求的同时,尽量降低SRAM功耗的问题,基于工程项目需求,本文首先从国内外SRAM的发展背景和研究现状的综述出发,结合了当今SRAM发展趋势的解决方法,设计一款采取了FinFET工艺的具有高性能低功耗的全定制35*2048 SRAM。本文具体工作是完成了以下设计:存储单元阵列布局,灵敏放大器及预充电路设计,地址译码电路设计,ELAT电路设计,读写电路设计,冗余修复电路设计和整体电路及其版图的设计。本文的创新点一是:在电路方面,使用门控时钟和尽量以静态电路为主,并且采用了分级译码降低译码延迟与功耗和ELAT控制信号静态转动态设计减少无效时钟,还对灵敏放大器和SRAM的读写电路进行改进,提高了读取速度。另外添加了冗余修复模块确保芯片良率;创新点二是:在版图方面,优化阵列版图布局,对灵敏放大器的版图结构设计优化,提升抗工艺偏差的能力,鲁棒性。整体设计完成之后,通过DRC和LVS验证,经Hspice和redhawk等仿真测试。因为要体现出此全定制的优越性,所以与工程中大量使用的SRAM IP核MC阵列进行读出速度和功耗的比较,论证设计的正确性和设计方式对高性能低功耗目标的实现。具体而言,在高性能方面,本设计实现了访存频率2.5GHz的设计目标,并且较之于MC阵列读出延迟快20%左右。在低功耗方面,本设计在性能远优于MC的阵列的同时,功耗与MC阵列在同一量级,动态功耗为1.01243*10W,达到了低功耗的目的,并且突出了全定制的优越性。本文旨在为以后其他人的设计工作提供一种具有可行性的参考方案。

关键词： 地震数据采集   Ad Hoc网络   AODV协议   MAC协议   LORA模块  

摘要： 近年来,地震灾害频繁发生,对我国的经济造成了极大的损失,对人民的安全也有着极大的危害,1976年的唐山大地震、2008年的汶川大地震和2010年的玉树大地震,至今仍然令人感到畏惧。通过对地震所造成的损失的研究,最终发现大部分的损失来自于基础设施的损坏,因此,需要对这些基础设施进行结构监测,并且在地震时能对建筑的震动信息进行采集与传输。本文采用了Ad Hoc网络来进行数据传输工作,并设计了用于路由建立的AODV路由协议和用于控制信道的MAC协议。AODV协议主要是对路由请求、路由应答、路由错误三种报文的处理流程的设计,并且通过查阅文献了解到发送一个数据包所消耗的能量与发射功率和传输距离成正相关,在本课题中所有节点的发射功率均为30d Bm,因此能量消耗只受传输距离的影响。为了降低能量消耗,需要选取长度最短的路由进行数据传输,故本文中的AODV协议将以最小传输距离取代最小跳数作为路由选取的标准。MAC协议的设计采用了载波侦听机制和二进制退避算法,以达到提高信道资源利用率和降低网络功耗的目的。在数据采集方面,根据传感器的输出信号,本文选取AD4111芯片作为AD转换器,通过对AD4111芯片进行参数配置和初步调试,能够完成对标准信号的采集和转换。电源方面,使用LM7812、LM7912和LM1084-ADJ稳压芯片设计了由220V市电生成12V、9V、5V、4.5V电压的电路图,并且设计了一种电池和电源自动切换的电路,正常情况下,节点可以由有线电源供电,在有线电路损坏时,可以立即切换到电池供电模式。除此之外,还进行了Lo Ra模块和4G模块的配置。Lo Ra模块主要用于组网内的数据传输,4G模块用于将数据传输到云服务器中,以便随时查看。

关键词： 分选系统   多线程   神经网络  

摘要： 随着社会经济的发展,竹产业发展越来越得到重视和广泛关注。在竹制零件的生产过程中往往会出现缺陷零件。目前国内对竹制零件的分选主要还是依靠人工来完成,其效率十分低下。因此,一种快速且准确的分选方法需要被设计出来解决这个问题。本文以工业中生产的竹制零件为检测对象,首先利用自适应阈值的方法对图像中竹制零件的轮廓进行提取。然后以RGB三通道的值作为特征量,通过径向基神经网络对竹制零件图像中特征进行训练,从而识别出缺陷零件。最终通过标定获取缺陷零件的位置。主要完成的研究工作如下:（1）设计出了竹制零件智能分选系统的硬件。竹制零件分选装置主要由电磁阀、I/O控制模块、电源、空气压缩机、PC机、输送带和CCD图像采集器组成。当系统检测到缺陷的竹制零件后,装置将缺陷零件从输送带上吹走。（2）设计出了竹制零件智能分选系统的软件。软件部分应包含图像显示区域、日志显示区域、参数设置区域、气嘴测试区域以及状态显示区域。当系统检测到缺陷的竹制零件后,缺陷零件的图片将会在电脑的软件界面上显示出来。（3）研究了多线程的使用方法。首先尝试使用线程池来协调不同线程之间的工作,然而线程池的效率不够高。通过比较不同的方法,最终采用实时创建线程的方法来实现功能。（4）重点研究了竹制零件缺陷检测的算法。首先使用传统的方法对竹制零件进行检测,观察其检测效果。最终提出一种基于RGB颜色空间的竹制零件的新检测方法。以RGB三通道值为特征量输入,通过径向基神经网络对输入量和对应输出结果进行训练,最后对完好和缺损的竹制零件进行分类。将传统方法的检测效果和新方法进行对比。实验表明该新方法能去除超过90%的缺陷零件,人工分拣率往往只有70%,竹制零件智能分选系统去除率明显高于人工分拣。

关键词： 逐次逼近型模数转换器   Σ-Δ调制器   混合结构   低电压   低功耗   失调校准  

摘要： 随着无线传感网络（Wireless Sensor Networks,WSN）技术的快速发展,环境变量监测、生物医疗及可穿戴便携设备得到了广泛应用。其中,低功耗、中高精度的模数转换器是必不可少的模块。在多种ADC结构中,逐次逼近型模数转换器（SAR ADC）凭借其低功耗和结构简单的特点得到了广泛应用。然而,在某些要求高精度的应用中,delta-sigma ADC是一种常用结构。面向低电压低功耗的应用,论文设计了一款12bit精度、500KS/s采样率的ADC。在系统结构上,采用SAR ADC与Incremental sigma-delta modulator（sigma-delta调制器,SDM）的混合结构,该结构同时结合了SAR ADC低功耗和ISDM高精度的特点,SAR ADC完成10bit粗量化之后,由ISDM对其转换余量进行4bit的细量化,其中包含了2bit级间冗余。论文提出了一种基于MSB-Split结构的低电压、低功耗开关算法,在MSB-Split DAC结构基础上结合联合、浮置技术,即通过将差分两端的电容下极板共接以产生等效的第三参考电平和最后一位电容采用单边悬浮的方式,与传统开关算法相比,开关能量降低99.7%、电容数目降低75%;设计了基于时域积分器结构的IncrementalΣ-Δ调制器,在避免产生大量静态功耗的同时实现了ISDM完整的一阶噪声整形效果;考虑到SAR ADC中的比较器失调电压会导致粗转换余量超出ISDM的积分范围,采用了失调电压前台校准技术来消除比较器的失调误差;另外还设计了异步时序产生电路以确保ADC的有序工作。论文基于TSMC 40nm工艺设计了具体的电路和版图,并进行了前仿真和后仿真。核心版图面积为2708)*1908)。后仿真结果表明,在0.6V工作电压、500KS/s采样率下,有效位数（ENOB）为11.4bit,信噪失真比（SNDR）和无杂散动态范围（SFDR）分别达到了70.6d B、74.9d Bc。功耗为5.0μW,品质因子（FOMw）低至3.7f J/conv.-step,满足设计要求。

关键词： 有机发光二极管   低功耗显示   对比度增强   视频节能  

摘要： 有机发光二极管（Organic Light Emitting Diode,OLED）显示技术凭借其主动发光、对比度高、轻薄、响应速度快和色彩效果好等优势在智能手机、平板电脑和电视等智能终端设备上得到了广泛应用,被认为是最有竞争力的第三代显示技术。随着OLED应用需求的急剧增长,其能耗问题也愈加凸显。在智能设备中,显示屏的功耗占据了整个设备功耗的主要部分,降低屏幕的功耗不仅能提高系统的续航时间,同时也有助于延长显示屏的使用寿命。因此,限制屏幕的显示功耗是十分必要的。国内外学者在OLED低功耗显示方面进行了大量研究,但目前的很多低功耗显示技术只考虑节能,而没有考虑节能后图像的对比度下降、视觉效果差等问题。而效果较好的算法又存在计算复杂,难以在硬件设备上移植的问题。针对上述问题,本文提出了一种基于对比度增强的OLED低功耗显示算法,旨在对功耗进行限制的同时,通过图像增强技术来改善图像质量。本文的主要工作如下。（1）设计实现了一种基于对比度增强的低功耗显示算法。首先,针对对比度增强,提出了一种对比度受限的双直方图均衡化算法,该算法将图像分为高亮度区域与低亮度区域两段,不同段进行不同的直方图均衡化操作,使得图像在对比度增强的同时,保持与原图比较接近的感知亮度。同时,为了防止过度增强现象,算法通过直方图裁剪技术来限制对比度增强的幅度,使得增强后的图像更加自然。其次,针对OLED功耗限制,本文在对OLED的工作原理与功耗模型的研究发现,OLED显示功耗取决于每个像素的灰度值,并且图像中高亮度区域对显示功耗起着决定性的作用。因此本文提出对直方图均衡化映射函数进行局部修正和全局修正来限制功耗,局部修正主要负责压缩图像高亮度区域的像素值,而全局修正负责限制图像整体的亮度值。该算法复杂度低,实时性好,易于在硬件上移植。（2）设计实现一种基于视频序列的低功耗显示算法。利用视频序列相邻帧之间具有高相似性的特点,在对视频进行节能时,没有必要对视频中每一帧图像都采用基于对比度增强的低功耗显示算法进行处理,多个相邻、相似的图像帧可以采用相同的低功耗处理映射函数直接进行灰度映射,大幅提升视频节能的效率。本文提出一种基于结构相似性指标的相似性检测方法,来衡量视频帧之间的相似性,并对该方法的计算进行了多个方面的优化。实验结果表明,本文相似性检测方法对视频场景变换反映准确,同时使得视频低功耗处理一帧图像的平均耗时缩短了近1/4。最后,提出自适应功耗限制,从人眼视觉特性的角度进一步探讨节能参数的合理取值。（3）算法的实验验证及结果分析。本文分别从客观指标和主观评价两方面将提出的算法与其它几种经典节能算法进行比较分析。仿真结果和实验数据表明,在节能率相同的情况下,本文提出的基于对比度增强的低功耗显示算法可以更好地保护图像的对比度与细节信息,具有更好的视觉效果,同时能够满足视频序列实时处理的要求。

关键词： Cyclic ADC   数模混合设计   低功耗  

摘要： 探索物质的基本构成及粒子间的相互作用一直是高能物理学研究的前沿。其中像素传感探测器及其专用集成电路对探测粒子起到了重要的作用。有源像素探测器MAPS（Monolithic Active Pixel Sensor）作为像素探测器当中的一种,对于探测宇宙中的高能粒子有着极其重要的用途。针对MAPS对于高能粒子的探测中的将模拟量向数字量转化的过程,需要采用适合的片上ADC以满足其精度、功耗、面积的要求。Cyclic ADC以其低功耗、小面积的特性适应了MAPS像素探测器对于列ADC的需求。本文设计了一款基于MAPS的精度可配置Cyclic ADC,采用数模混合设计方式,其精度可根据不同的应用场合配置成不同的数值。每种精度对应的最高采样速率不同。配置4位其最高采样速率达10MHz,配置5位其最高采样速率达8MHz,配置6位其最高采样速率达6.66MHz,配置7位其最高采样速率达5.71MHz,配置8位其最高采样速率达5MHz。用户可根据自身的需要选择不同的精度模式与不同的采样速率模式。相比之下,精度可配置的设计比起单一精度的ADC更大程度地满足了不同应用场合的需要。此ADC采用将采样与保持做在一起的特殊采样保持结构,相比较其他Cyclic ADC的采样保持结构,这种将在时间上节省了一个周期,提高了采样与计算的效率。MDAC中将电容连接到设计使此结构可以有效的防止对于同一电容不断循环采样计算造成的电荷积累而产生的输出结果的误差累积。其内部采用的1.5bit的子ADC配合后续的数字校正方法有效地消除了比较器产生的失调误差。此ADC版图高度不超过100μm,宽度不超过300μm,模拟部分采用3.3V电压供电,功耗为4.98m W。数字部分采用1.5V电源电压供电,功耗为38.24μW。输入动态范围为1V,配置8位模式ENOB为8.07bits。这款Cyclic ADC的设计满足了MAPS对于数模转换的要求,并可扩展应用于其他类似应用需要数模转换的场合,其功耗小、面积小、可配置的优点使得此设计有着广泛的应用前景。

关键词： 胆甾相液晶   聚合物网络   电场作用   介电谱   瞬态与稳态电流   双电层  

摘要： 胆甾相液晶是一种特殊的一维光子晶体,由于它自组装的周期性螺旋结构,呈现出特有的选择性反射以及圆偏振特性,是最有前途的智能材料之一,在光电子技术领域有着广泛的应用前景,因此而备受研究者的青睐。特别地,具有负介电各向异性的聚合物稳定胆甾相液晶的反射带宽可以通过施加直流电场来拓宽。这类材料在反射型显示、信息存储、激光辐射、智能调光玻璃等领域有着广泛的用途。本文首先对比研究了有无取向层的聚合物稳定胆甾相液晶体系在施加直流电场下的性能。通过移除取向层,我们获得了一个低操作电压、低能耗的聚合物稳定胆甾相液晶可调反射器,反射带宽范围几乎覆盖了整个可见光谱,阈值电压仅为0.05 V/μm,功耗降低了近10倍。聚合物稳定胆甾相液晶光子带隙的拓宽主要归功于直流电场下聚合物网络的运动。然而,由于聚合物稳定胆甾相液晶中离子杂质的存在,电场的极性将不可避免地导致离子电荷的迁移和积聚。因此,本文引入介电谱来研究电场作用下聚合物稳定胆甾相液晶体系的介电特性。研究表明,界面极化（或电极极化）、偶极取向极化以及直流电导对聚合物稳定胆甾相液晶体系的复介电常数有贡献。在无取向层的聚合物稳定胆甾相液晶体系中,电极极化会导致双电层的形成。双电层与取向层一样对电场具有屏蔽作用。研究聚合物稳定胆甾相液晶体系的介电性能无论从基础应用还是技术发展角度都具有重要的意义。另外,在施加直流电压下检测通过聚合物稳定胆甾相液晶体系的瞬态与稳态电流可以用来研究体系中离子杂质的运动与空间分布、聚合物网络的运动以及电压的重分布。结果表明,双电层和取向层的屏蔽效应是造成电压损失的主要原因。本文的研究有助于改进节能型器件的制造工艺,以及探索新的途径去改善聚合物稳定胆甾相液晶的性能。

关键词： 电子标牌   无线传感器网络   低功耗   可维护性  

摘要： 与传统的纸质标签相比,电子标牌可以提高购物商场的工作效率,减少出错的可能性,降低运营成本。随着人工成本的增长,越来越多的大型购物中心和超级市场将使用电子标牌系统来管理和显示产品信息。本文以电子标牌系统为载体,对无线传感器网络（Wireless sensor network,WSN）的低功耗和可维护性进行研究,设计了基于WSN的电子标牌系统,采用低功耗的电子纸显示屏,可以达到显示内容丰富,视角好,功耗极低,能够满足电子标牌系统功能和低功耗的需求。系统的通信采用自组织分簇网络的形式,网络具有良好的可扩展性和灵活的组网特性。利用嵌入式操作系统自带的Rime协议中的确认和重传机制,实现网络的可靠传输。电子标牌系统中的终端节点由电池供电并且节点数量非常多,一旦电池能量耗尽,很难更换所有节点的电池。对于电子标牌,通常需要在不更换电池的情况下使用5年以上。另一方面,电子标牌系统要求通信具有一定的实时性,电子标牌节点需要及时地对上层节点下发的指令做出响应,因此电池寿命是电子标牌系统适用过程中的关键问题。本文提出了一种基于统计方法的低功耗睡眠调度策略,并且提出求解最优睡眠周期的算法,根据节点功耗和响应时间的期望值建立目标平衡函数,得到节点最优睡眠周期。通过合理设置节点在不同时间段采用不同的睡眠周期,在保证节点响应时间的前提下最大程度地减少节点功耗。仿真结果表明,该方法能够减少节点的能量消耗,大大增加电池使用寿命。基于WSN的电子标牌通常节点数目多,如果节点经常出现问题,维护难度较高,因此,WSN可维护性的研究对于减少维护成本具有重要意义。本文提出了一种WSN可维护性评估方法,目标在于在设计阶段尽可能提高系统的可维护性。根据可维护性的影响因素,利用证据推理与置信规则库的方法,对系统的可维护性进行了综合评估,评估结果可作为系统设计的参考,以确保软件和硬件设计的可维护性,减少后续维护成本。另外,本文设计并开发了一种可维护性辅助设备,可以快速检测系统故障,从而提高维护效率。论文最后测试了系统性能的主要参数,结果表明,本文设计的电子标牌系统功能齐全,节点通信性能好,传输可靠性高。通过比较不同传输策略下的功耗和传输延迟,电子标牌节点的电池使用寿命为5.5年,平均传输时延是7.5s,证明了本文提出的低功耗传输策略可以保证节点的电池寿命,并尽可能减少传输延迟。

关键词： 低功耗   处理器   功耗分析   UPF   多电压  

摘要： 随着半导体工艺的发展,电路的复杂度和运行速度快速提升,导致功率密度显著增大,功耗问题也日益突出。处理器功耗问题已经成为了继速度和面积后又一衡量指标。本文对一款基于RISC-V的处理器进行低功耗设计,主要工作如下:首先,就集成电路中产生的功耗进行分析,并介绍了几种低功耗的设计方法及使用中应该注意的事项,再介绍了三种功耗分析的策略。其次,本文通过前端仿真控制指令的类型使得处理器分别处于三种功耗模式,分别是High power模式、Low power模式以及处于两者中间的Middle power模式。这三类指令是通过使硬件执行load、store、除法类指令的多少来进行区分,目的是使功耗分析结果尽可能接近实际应用值。最后,对处理器单核设计进行了门控时钟、多阈值电压及基于UPF的多电压设计,并使用三种功耗分析的策略对低功耗设计后的功耗进行了分析总结。同时对处理器的双核设计除了进行门控时钟、多阈值电压和多电压外还进行了门控电源的策略,并进行了低功耗策略后的功耗分析对比。总结得出对单核处理器在控制时序不变的前提下混合使用三种方法时High power模式总功耗降低约39.5%,Middle power模式下总功耗降低约37.8%,Low power模式下总功耗降低约36.9%,同时面积减小约12%。对双核处理器控制时序不变混合使用这三种方法时,High power模式下总功耗降低约41.8%,Middle power模式下总功耗降低约37%,Low power模式下总功耗降低约38.9%,同时面积减小约17%。总体达到了较为满意的效果。同时进行了逻辑等价性验证,保证功能正确的前提下达到降低功耗的目的。