关键词： Microchip   RISC-V   PolarFire SoC FPGA  

摘要： 计算密集型网关和边缘设备的趋势正在推动传统确定性控制应用程序与额外嵌入式处理功能的集成需求,后者是开发智能安全连接系统所必需的组件。针对这一需求,Microchip Technology Inc.(美国微芯科技公司)启动了PolarFire片上系统(SoC)FPGA早期使用计划(EAP)。新产品依托屡获殊荣的中等密度PolarFire FPGA系列

关键词： 微处理器   STM32   外围模块  

摘要： 遥控器是进行远程遥控操控的设备,其功耗是影响遥控操控的关键,低功耗设计能够使遥控器更加节能,并可适应不同的应用场景,以及具有持久的工作时长。本文针对遥控器的功耗,提出一种低功耗遥控器设计,通过遥控器的最小系统及相应外围模块的设计,主控最小系统微处理器选用Cortex-M3内核的STM32L系列低功耗芯片,以及相关外围模块芯片通过USB接口供电,从而能够使遥控器具有较低的功耗,为低功耗遥控器设计提供一种参考,促进了遥控操控技术的发展。

摘要： Nordic Semiconductor宣布:总部位于中国香港上环地区的电子企业Hubble Connected选择使用Nordic的nRF52832低功耗蓝牙(Bluetooth Low Energy/Bluetooth LE)芯片级系统(SoC)为其"摩托罗拉Comfort Cloud MBP89SN智能传感器条带"提供无线连接功能。

关键词： 异步逻辑   流水线-逐次逼近型模数转换器   多比较器   冗余   亚稳态  

摘要： 随着计算机技术和数字信号处理技术的不断发展,对数字信号的需求越来越高,因而模数转换器的作用就愈加重要。流水线-逐次逼近型模数转换器与其它类型相比优势很多,尤其是在速度、精度、面积和功耗等方面,因而成为近几年模数转换领域的热门研究对象。本文在22nm FDSOI的CMOS工艺基础上,设计了一个14 bit Pipelined-SAR ADC,其整体电路主要包括:SAR ADC、级间放大器和数字逻辑模块等,采用异步时序逻辑和四级流水线结构,各级流水线中的子ADC均采用SAR ADC代替快闪型ADC,SAR ADC中主要包括CDAC、比较器和一些数字模块等,每级流水线中采用了多比较器结构和电容分裂型的数模转换器(CDAC)以实现速度与性能上的折衷。采用差分结构的二进制权重的电容阵列,使用CDAC上极板采样技术,使用分裂电容以使CDAC的共模电平始终是一个定值,因而可以维持比较器输入电压共模电平的稳定;由于SAR ADC采用了电容型DAC,因此不需要额外的采样保持电路,由CDAC可以完成采样保持的功能,同时使用高速高精度的栅压自举开关电路,采样精度有了很大的提高,开关的非线性对ADC精度的影响也大大减小;使用带预放大级的Strong ARM-Latch比较器,速度快,噪声和失调比较小;相邻两级之间的级间放大器采用了功耗和噪声较小的动态放大器结构;通过在后三级流水线中各增加一位冗余位来解决由比较器失调和放大器失调带来的残差信号超量程问题,进而降低对ADC性能所带来的影响;基于比较器的亚稳态检测技术提出了一种数字校准算法,该校准算法搭配PN码产生电路和亚稳态检测电路可以校准级间放大器的增益、比较器失调以及电容失配,进而提高ADC的性能。Pipelined-SAR ADC整体电路的前仿真结果显示,在电源电压为0.8V,采样速率为800MHz的条件下,输入为82.8125MHz的正弦信号,得到ADC的有效位数(ENOB)为12.28bit,核心电路的总功耗约为28.92mW。

关键词： 高性能计算   互连网络   片上网络   作业映射   资源分配  

摘要： 下一代超级计算机正在朝着E级规模的方向发展,将在访存、通信、可靠性、能耗、应用等方面面临一系列重大挑战,其中能耗挑战已成为影响E级系统稳定性、可靠性和可扩展性的重要因素。目前TOP500榜单冠军富岳（Fugaku）以2.8倍的优势领先于排名第二的Summit系统,但是在Green500榜单中,富岳却位于Summit之后,分别位列第9和第8位。因此,为了实现E级超级计算机,只提升计算性能是远远不够的,需要减少功耗、提高能效比。众所周知,网络拓扑、路由规则、资源分配策略都是影响高性能互连网络能耗的重要因素。由于实际系统采用的固定的网络拓扑结构和路由规则,资源分配策略成为影响高性能互连网络能耗的直接原因之一。本文基于并行计算系统中互连网络功耗优化领域的国内外研究,主要从作业映射和资源分配的角度出发,研究单个计算结点内片上互连网络功耗优化及计算结点间的拓扑划分资源分配策略。对于片上互连网络而言,大量处理器核心被集成到一个芯片中。目前多核处理器上的任务映射方法,通常是根据处理器核的占用情况对作业进行映射,往往忽略片上互连网络中路由器的实时占用情况,导致单个作业映射后,片上互连网络中的通信延迟和能耗不是最优的。特别是当共用路由器数量（共用路由器指被多个作业同时使用的路由器）增加时,会造成网络拥塞,导致作业的通信延迟增大,能耗也会相应增加。本文提出基于拓扑划分的映射算法（JMATP）,在对单个作业进行映射时,优先分配对应路由器空闲的处理器核,以尽可能减少共用路由器数量。通过与其他两种方法（INC,CASq A）进行比较来评估所提出的方法。结果显示,JMATP相对其他两种方法分别降低了5.19%和2.99%的通信延迟,降低了17.94%和12.68%的能耗。对计算结点间互连网络而言,计算结点独占或者共享两种不同的情形下,所产生的低功耗资源分配结果是不同的。本文在现有计算结点独占的资源分配方法基础上,研究了计算结点共享情况下的低功耗资源分配方法,结合路由器关闭技术,提出了基于拓扑图划分的计算结点共享的资源分配策略,减少了高性能计算互连网络的静态能耗。并与计算结点独占情况下的资源分配策略进行了对比,模拟结果表明,在资源利用率较高的Mesh和Tours网络拓扑下,基于拓扑图划分的计算结点共享的资源分配策略可以多关闭7.46%的空闲路由器,降低了计算结点间互连网络的能耗。

关键词： 地震数据采集   Ad Hoc网络   AODV协议   MAC协议   LORA模块  

摘要： 近年来,地震灾害频繁发生,对我国的经济造成了极大的损失,对人民的安全也有着极大的危害,1976年的唐山大地震、2008年的汶川大地震和2010年的玉树大地震,至今仍然令人感到畏惧。通过对地震所造成的损失的研究,最终发现大部分的损失来自于基础设施的损坏,因此,需要对这些基础设施进行结构监测,并且在地震时能对建筑的震动信息进行采集与传输。本文采用了Ad Hoc网络来进行数据传输工作,并设计了用于路由建立的AODV路由协议和用于控制信道的MAC协议。AODV协议主要是对路由请求、路由应答、路由错误三种报文的处理流程的设计,并且通过查阅文献了解到发送一个数据包所消耗的能量与发射功率和传输距离成正相关,在本课题中所有节点的发射功率均为30d Bm,因此能量消耗只受传输距离的影响。为了降低能量消耗,需要选取长度最短的路由进行数据传输,故本文中的AODV协议将以最小传输距离取代最小跳数作为路由选取的标准。MAC协议的设计采用了载波侦听机制和二进制退避算法,以达到提高信道资源利用率和降低网络功耗的目的。在数据采集方面,根据传感器的输出信号,本文选取AD4111芯片作为AD转换器,通过对AD4111芯片进行参数配置和初步调试,能够完成对标准信号的采集和转换。电源方面,使用LM7812、LM7912和LM1084-ADJ稳压芯片设计了由220V市电生成12V、9V、5V、4.5V电压的电路图,并且设计了一种电池和电源自动切换的电路,正常情况下,节点可以由有线电源供电,在有线电路损坏时,可以立即切换到电池供电模式。除此之外,还进行了Lo Ra模块和4G模块的配置。Lo Ra模块主要用于组网内的数据传输,4G模块用于将数据传输到云服务器中,以便随时查看。

关键词： 实时   Kafka   多线程   并发处理   Zookeeper  

摘要： 在当今社会,由于计算机科学技术和信息技术的不断发展,海量的数据随之涌现,我们已经进入了大数据的时代。随着数据与实体经济的融合变得越来越紧密,尤其是在金融经济、电子商务等领域中,数据的战略性地位也凸显得越来越重要。如何去处理企业中这些宝贵的数据资源,成为了许多企业运营过程中需要认真思考的重要问题。目前在金融经济领域的许多企业中,数据中心一般是按天、周或者月作为数据的更新周期。而随着移动互联网的迅猛发展,用户数量的持续激增,致使这些企业不得不面对海量实时数据的有效处理问题,公司对于数据实时性的要求变得更高,传统的按照周期更新数据的方式将会变得不再适用。本人在某基金公司数据中心实习期间,公司也面临着这般问题,部门主管倾向于实现一个变更信息处理系统,来提高数据中心更新数据的实时性。针对上述情况,本文首先对目前各种解决数据实时处理问题的方式做了整理和分析,发现消息中间件是解决这类问题的一种有效途径。然后通过对多种消息中间件在国内外的实际应用与研究情况进行了调研、整理和分析,选择了当前主流的分布式消息系统Kafka作为研究对象,并在此基础上设计和开发了一个基金变更信息处理系统作为解决方案。该系统采用Kafka消息系统作为联系上游系统的消息中间件,为实时数据的处理提供了一个缓冲地带,使得数据的流入速度和处理速度相匹配。在数据处理的过程中,采用多线程并发处理的方式,以增强系统对数据的处理能力,提高工作效率。系统解决了在对Kafka进行多线程消费时存在的并发问题,可以保证对于上游流入的数据做到only once级别的处理（每条数据处理且仅处理一次）。对于可能出现的异常数据,系统提供了失败重试机制和对异常数据的容错能力。基金变更信息处理系统实现了对公司上游系统产生的客户、基金、交易等变更信息的实时处理,有效降低了这些数据从产生到落地之间的时延,提高了数据的实时性。

关键词： 低功耗接收器   注入锁定振荡器   人体通讯  

摘要： 人体通讯(Human Body Communication)是WBAN(Wireless Body Area Network)中的一种通讯方式，把人体当作通道来传送讯号。无线通讯和医疗的需求增加，IEEE制定了802.15.6此人体通讯标准，与其它IEEE802.15 无线标准相比，该无线通讯技术对人体安全有非常高的要求并且需要好的QoS(Quality of Service)与数据速率与低功耗等。 近年来，注入锁定(Injection-locked)的技术大量的使用於OOK或FSK的超低功耗接收器上，OOK一般适用於短距离无线运用，以及在发送'0'时节省发送功率但相比FSK抗杂讯能力较差。Injection-locked的灵敏度保持在最高值，才能确保唤醒接收器在最高的灵敏度，以FSK为调变的接收器上，当接收器接收到'1'的讯号时，注入锁定振荡器会输出较大的电压振幅；反之，当接收讯号为'0'时，注入锁定振荡器则输出较小振幅。此外，接收器所接收的讯号强弱会随着与发射器的距离不同而改变，为了达到省电的目的，此论文提出了一利用数位方式完成的校正机制，藉由控制注入锁定振荡器电压，来确保注入锁定振荡器在制程、温度、电压改变下能够正常运作，以及优化接收不同强度讯号时之功耗。 在校正电路方面，是利用SAR(Successive approximation)逻辑来控制注入锁定振荡器的功耗。首先发射器会先传送一连串足够的'1'讯号来校正电路，若接收端接收到FSK讯号为 '1' 使得注入锁定振荡器振荡，振荡讯号藉由波峰侦测器转为直流电压，再与比较器之参考电压做比较会得到'1'的输出结果，逻辑控制会继续SAR搜寻，直到接收讯号'1'时振荡器不再震荡结束搜寻，相反的，若接收'1'讯号振荡器无法使振荡器振荡，则逻辑控制执行SAR搜寻，直到振荡器振荡。结束SAR搜寻後，数位控制会找到一个数位控制码Dlow，Dlow是在接收讯号为'1'时能够维持振荡的最低的数位控制码。在传送一连串的'1'讯号後是一连串的'0'讯号，逻辑控制执行SAR搜寻，搜寻到数位控制码Dhigh，Dhigh是在接收讯号为'0'时能无法振荡的最高的数位控制码。在Dlow与Dhigh区间是能够确保振荡器在制程、电压、温度及接收讯号强度下能够良好的运作，Dlow与Dhigh中间值则是我们所需之最安全的操作点。 本论文使用UMC18制程实现应用於人体通讯之低功耗接收器设计，本论文接收器消耗79μW时灵敏度为-76.9 dBm，此时传输速度为为100 kb/s，此时电路接收每单位资料所需之能源消耗为0.79 nJ/bit。

关键词： 射频前端   低功耗   电流复用   高灵敏度  

摘要： 5G技术与物联网技术的发展使得低功耗无线收发系统成为研究的热点,而射频接收前端作为射频接收链路中的关键模块,其性能在很大程度上决定了整个射频接收链路的性能,且其同样也是主要的耗能模块。因此,在保证射频接收前端性能的前提下降低其功耗至关重要,具有重要的科研价值与工程意义。本文设计了一款面向IoT的低功耗射频接收前端,在实现了低功耗设计的同时得到了低的噪声系数与高的转换增益,确保射频接收机高灵敏度的实现。本文提出了一种具有自适应偏置电路的电流复用低噪声放大器的改进设计,不引入多个片上电感,通过NMOS跨导管与PMOS跨导管间的电流复用,在低功耗下得到大的等效输入跨导、较高的增益与低的噪声系数,同时相比于传统的电流复用低噪声放大器,同时电路性能不受电源电压、温度与工艺角变化的影响;混频器采用单平衡无源混频器结构,设计了电阻自偏置的推挽式跨导放大器,在低功耗下得到大的等效跨导值与较高的线性度;跨阻级采用基于超级源跟随器结构的共栅电路,设计了模拟并联负反馈结构的直流失调消除电路,实现了对直流失调电压的抑制。论文基于TSMC 55nm RFCMOS工艺,完成了原理图与版图设计,进行前后仿真验证后进行了流片,测试结果表明,在1.2V的电源电压下,本文设计的射频接收前端在4.44m W的功耗下实现了32d B的转换增益与-16d B的输入反射系数,整个射频接收机在10.5m W的功耗下实现了-104d Bm的灵敏度与6.5d B的噪声系数,基本达到了设计指标要求。

关键词： 内容寻址存储器   匹配线   低功耗   电压摆幅自调整  

摘要： 三态内容寻址存储器(TCAM)是一种高速并行硬件搜索引擎,为很多需要高速搜索操作的应用场景提供了基于硬件的解决方案。这些应用对TCAM提出了越来越高的低功耗和搜索速度要求。在此背景下,本文设计并实现了一种可自动调整匹配线电压摆幅的TCAM。本文首先简单介绍了TCAM结构和基本原理,并对目前TCAM电路降低功耗和提高搜索速度的相关研究进行了分析,总结了在降低TCAM匹配线功耗的相关思路方法。之后基于降低匹配线电压摆幅的思路,本文设计了一种结构简单的匹配线电压敏感电路,理论上该电路可以使匹配线电压摆幅接近于零。较低的匹配线电压摆幅,既有效地节省了电路功耗,同时还提高了搜索速度。为了确保电路具有一定的鲁棒性,本文还设计了一种匹配线电压摆幅的负反馈调整机制。在检测到电路错误时,时序控制电路可以自动地调整匹配线的电压摆幅,从而修正电路错误并提高系统的鲁棒性。然后论文通过对电路的仿真分析,验证了系统电路的功能,并总结归纳了电路搜索时间和匹配线电压摆幅之间的数学关系。最后基于所提出的方案,论文使用标准CMOS 55nm 1.2V工艺库实现了容量为64字×144比特(T-bit)的TCAM。版图后仿真结果表明,电路的搜索时间为0.75ns,匹配线功耗为0.18 fJ/bit/search,匹配线的EDP为0.14 fJ?ns/bit/search,与现有的方案对比,本文的EDP(Energy-Delay-Product)分别只占文献和文献中的16.1%和53.8%。