关键词： 无线传感器网络   路由协议   分簇   易部署   低功耗  

摘要： 大规模无线传感器网络作为支撑物联网发展的一项重要的技术,在环境监测、工业检测、智能交通等方面得到广泛的应用。随着社会的发展,物联网应用场景的多样性为无线传感器网络的组网带来了新的挑战。一些实际应用场景要求无线传感器网络可以实现大规模的快速灵活的组网,例如通过无人设备或是飞机抛洒等方式进行部署,设备分布的位置具有一定的随机性。在这些场景中,为了满足大规模无线传感器网络快速灵活的组网需求,要求无线传感器成本低廉、设备轻便,同时网络应该具备低功耗、高生存周期的特点。现有的WSN路由协议在大规模场景下难以平衡人们对于低功耗、低成本、易部署等特性的要求。因此,我们在此提出了一种面向大规模无线传感器网络的易部署的分簇路由协议EDCRP。研究工作重点分为两部分,第一部分是基于随机侦听的分簇算法研究。现有的大规模无线传感器路由协议或是基于固定的路由设计,需要手动部署网管和路由节点;或是依赖于基站以及节点间通信来提供节点位置坐标。这些方案会提高网络部署的复杂性,同时在大规模高密度场景下节点间的频繁通信易造成网络拥塞,导致时延升高,重复的转发和退避也会提高节点的能量消耗。分簇算法是解决大规模的无线传感器网络所面对的时延和投递率问题一种可靠方法。我们提出了一种自适应的大规模WSNs分簇方案,通过节点之间基于随机侦听的广播和基于能量最优的簇容量设置实现自适应的分簇,在降低组网成本、提高组网灵活性的前提下满足网络对生存周期和投递率的要求。第二部分是关于分簇网络下低功耗路由算法的研究。在采用分簇结构的无线传感器网络中,簇与汇聚节点的路由算法一直是无线传感器网络中研究的热点问题。大范围部署的无线传感器网络中,随机散布的节点容易造成簇与簇之间因距离超出通信距离而出现通信困难,影响路由的建立。我们设计了一种基于信标侦听的路由分配方案来对网络中的路由节点在自适应的要求下进行合理分配。通过对通信时延做出妥协,尽可能的降低单节点的数据转发次数,降低节点的能耗,以实现延长全网生存周期的目标。为了降低单个传感器的芯片成本,在协议设计时我们尽量使算法简单高效,以减小协议对存储和计算开销的需求。最后通过自主开发的仿真平台和硬件测试验证了相比Zigbee协议采取的路由算法Cluster-Tree和AODVjr路由,EDCRP在大规模、高时延容忍度的场景下能耗、组网速度、内存开销上的优势。

摘要： Nordic Semiconductor宣布:可穿戴电子产品企业北京自在科技有限公司发布了一系列采用Nordic nRF52810低功耗蓝牙（Bluetooth Low Energy/Bluetooth LE）芯片级系统（SoC）的无线跟踪器产品,用于预防个人物品丢失。Nut3防丢器的外形尺寸紧凑,仅38×38×7mm;,可以扣在用户的密匙卡或其他个人物品上。一旦使用由Nordic SoC实现的无线连接功能与用户的蓝牙4.0(及更

关键词： 莱迪思   强有力的竞争者   FPGA技术   半导体   低功耗   英特尔   重新定义   Altera  

摘要： 自从FPGA技术诞生以来,市场上一直有两个强有力的竞争者:Xilinx和Altera,后来Altera被英特尔收购。这两家公司的FPGA产品线非常丰富,几乎覆盖了低、中、高端所有产品,尤其是在高性能FPGA这一领域,几乎无人能与之相抗衡。然而,在中低端FPGA市场,参与竞争的企业数量就非常多了,这其中尤以莱迪思半导体(Lattice)的市场表现最为抢眼。莱迪思半导体以提供低成本低功耗FPGA闻名业界,主要

关键词： 面向IOT应用   真随机数发生器   熵源   相位自矫正   细粒度调节  

摘要： 随着物联网(The Internet of Things,IOT)技术的快速发展,IOT设备的信息安全越来越受到人们的重视。真随机数发生器(True Random Number Generator,TRNG)从源头上为IOT设备的信息安全提供了保障。基于振荡环(Ring Oscillator,RO)抖动的TRNG以其结构简单,易于实现,随机性好的特点得到广泛应用。但是现有基于RO抖动的TRNG普遍存在功耗较大的问题,而IOT设备往往对功耗比较敏感。因此在面向IOT应用时,需要降低基于RO抖动的TRNG的功耗,从而适应IOT设备的应用需求。本文针对现有基于RO抖动的TRNG电路中由于振荡周期偏差导致无效量化所带来的功耗浪费,设计了基于温度补偿和相位自矫正的低功耗熵源电路和基于细粒度调节电流饥饿型反相器振荡环(Current Starved Ring Oscillator,CSRO)振荡周期的低功耗熵源电路,最终设计了一款面向IOT应用的极低功耗真随机数发生器。首先针对熵源电路中CSRO的频率和抖动受温度反转效应影响较大的问题,本文设计了电压偏置电路,提高了CSRO频率的温度稳定性,保证了电路中抖动大小。接着设计了相位自矫正电路,消除了CSRO周期偏差累积,从而降低了量化电路中的功耗浪费。然后本文设计了基于细粒度调节CSRO振荡周期的低功耗熵源电路,通过对CSRO的周期进行细粒度的调节,使得周期偏差得以降低,从而进一步减小了量化电路中的功耗浪费。最后本文设计了可细粒度降低偏差的校准电路,并且给出了电路的校准流程。本文基于SMIC40nm CMOS工艺,利用Cadence Virtuoso软件对极低功耗真随机数发生器进行电路图设计及前仿真、版图设计及后仿真。同时搭建了数模混合仿真平台进行随机数的采集并对采集的随机数进行NIST随机性检测。实验结果表明,在电源电压0.8V到1.1V的范围内,本文设计的TRNG电路在各工艺角下的随机数产生速率均高于1Mbps,功耗均低于12u W,单比特功耗均低于1.2p J/bit。同时,采集的随机数通过了NIST SP800-22测试集的所有测试项。常温27℃,在TT工艺角下,当电源电压为0.9V时,本文TRNG电路的单比特功耗达到最低0.56 p J/bit,此时随机数产生速率为3.17Mbps,功耗为1.78u W。

关键词： 模数转换器   动态锁存比较器   低功耗   逐次逼近   亚阈值  

摘要： 模数转换器(ADC,Analog-to-Digital Converter)作为将模拟信号转换为数字信号的桥梁一直都是生物医学类信号处理系统的主要依靠和关键技术,逐次逼近型(SAR,Successive Approximation Register)ADC作为低功耗,中等速度和精度的代表,其电路结构采用数字电路和模拟电路相结合的方式,有效减少模拟器件的使用,减少整体系统的面积,降低功耗,因此被广泛应用于生物医学传感器系统中。本文提出能用于差分12位逐次逼近型模数转换器的亚阈值动态锁存比较器,相比传统结构克服了比较器工作在低电压时,因延迟时间的增加而导致整个SAR ADC速度的降低。通过研究比较器中前置预放大结构的工作特性,提出电容控制型前置预放大电路,提升比较器的精度至4μV,避免由于比较器精度的限制而导致SAR ADC整体分辨率的下降。亚阈值动态锁存比较器采用低电源电压供电方式,实现比较器的功耗仅为0.68μW,12-bit SAR ADC整体功耗为8.68μW,相比于传统的SAR ADC有效减少电路整体功耗。在比较器传统失配校准方法的基础上,设计通过分割比较器复位时间的方法,实现在不降低比较器工作速度的情况下,校准比较器的失配。使比较器的失配电压均值从-22.58μV降低至-3.2μV。基于V-based开关逻辑,分段电容阵列和亚阈值动态锁存比较器技术,实现一个12位低供电电压的逐次逼近型模数转换器。在TSMC 65nm CMOS工艺下,采用0.9V电源电压供电时,12-bit SAR ADC实现1.8MS/s采样率,输入信号频率为870kHz,电路测试的SNDR为73.52dB,SFDR为91.6dB,有效位数为11.92-bit,FOM为1.25fJ/cov-step,功耗为8.68μW。

摘要： Multiplications occur frequently in digital signal processing systems, communica- tion systems, and other application specific integrated circuits. Multipliers, being relatively complex units, are deciding factors to the overall speed, area, and power consumption of digital computers. The diversity of application areas for multi- pliers and the ubiquity of multiplication in digital systems exhibit a variety of requirements for speed, area, power consumption, and other specifications. Tradi- tionally, speed, area, and hardware resources have been the major design factors and concerns in digital design. However, the design paradigm shift over the past decade has entered dynamic power and static power into play as well. In many situations, the overall performance of a system is decided by the speed of its multiplier. In this thesis, parallel multipliers are addressed because of their speed superiority. Parallel multipliers are combinational circuits and can be subject to any standard combinational logic optimization. However, the com- plex structure of the multipliers imposes a number of difficulties for the electronic design automation (EDA) tools, as they simply cannot consider the multipliers as a whole; i. e., EDA tools have to limit the optimizations to a small portion of the circuit and perform logic optimizations. On the other hand, multipliers are arith- metic circuits and considering arithmetic relations in the structure of multipliers can be extremely useful and can result in better optimization results. The different structures obtained using the different arithmetically equivalent solutions, have the same functionality but exhibit different temporal and physical behavior. The arithmetic equivalencies are used earlier mainly to optimize for area, speed and hardware resources. In this thesis a design methodology is proposed for reducing dynamic and static power dissipation in parallel multiplier partial product reduction tree. Ba- sically, using the informati

关键词： 海底探测网   原位环境   数据采集   管理控制   多线程  

摘要： 海洋蕴藏着巨量尚未认知和仍待开发的资源,而海洋资源的开发和利用的前提是对海洋环境有足够的了解与认知。通过海洋探测设备组建的海底原位环境探测网可采集到获取海底物理、生物、化学、地质等探测数据,数据可以用于研究海底地质构造、海洋污染情况以及进行能源勘探工作。海底探测网系统包括定点、连续采集的硬件设备和一套与之匹配的稳定高效的软件控制系统,控制软件集系统配置、探测设备的投放和回收控制、自容式数据采集、数据存储与分析功能于一体。主控软件是海底原位环境探测系统研制的子课题,也是重要组成部分,根据系统总体功能需求实现高精度的探测工作的主体控制系统。为了解决对探测设备作业的管理控制、数据读取等问题,本文设计研发了基于Qt开发框架平台上的海底原位环境探测系统的主控软件,它是探测系统的控制中心。该软件功能强大,不仅能够对整个探测系统进行整体流程控制,还实现了网络数据传输、探测节点信息显示、工作状态监控、系统配置以及数据管理等功能,对海底原位环境的探测工作担任极其重要的角色。本文首先明确主控软件的设计需求,确定主控软件的总体结构以及各个功能模块的设计方案;明确系统的网络拓扑结构,设计通络通信协议;通过编码实现并对系统进行测试验证。在设计实现的过程中,针对一些传统处理方案中存在缺陷的情况进行优化整改。首先针对该探测系统中涉及的探测设备多,采集数据量大且数据类型多的情况,考虑到使用单线程处理速度滞后,本文采用横向和纵向双向并行处理,提高数据采集的速度和处理器的工作效率。其次对于实现大量探测设备信息的高效管理和控制,采用Hash表的存储方法,利用Hash存储的特点提高大量节点信息的查找和匹配速度。对于大量探测设备信息存储和其相应接驳设备槽口位置的可视化显示,传统使用坐标批量定位的方案在对特定的硬件设备进行管理控制时过于繁琐。本文使用图形视图框架,将每个设备节点构建成一个图形项,再将其添加到场景中进行统一管理,方便对每个设备的单独作业或对场景下所有设备的统一作业。本文实现的主控软件满足了海底原位环境探测系统对管理控制软件的功能需求和性能需求,其作为整个系统的参数配置、信息管理、采集控制、数据处理等功能的控制中心,为海底环境探测工作提供了有力保障。

关键词： 过采样   噪声整形   调制器   连续时间  

摘要： 随着集成电路规模越来越大,在超大规模集成电路中将传统模拟电路数字化的趋势越来越明显,模数转换器(ADC)在模拟和数字领域中扮演着一个转换媒介的角色,因此如何将模拟信号有效高速的转换成数字信号成为十分有意义的课题。奈奎斯特ADC经过几十年的发展,在速度上能够实现GHz级别的转换速率,但是在精度上不易做到较高精度。相对而言,ΣΔADC在实现高精度转换器上有很大的优势。ΣΔADC由ΣΔ调制器和数字抽取滤波器组成,调制器部分应用过采样和噪声整形技术提升调制器的信噪比,数字抽取滤波器部分应用数字化的方式十分高效地滤除调制器产生的高频噪声,实现ADC的降采样输出。ΣΔADC可以分为离散时间(DT)ΣΔADC和连续时间(CT)ΣΔADC,相比之下CTΣΔADC能够实现较高的带宽,并且由于存在内在的抗混叠结构CTΣΔADC在未来高精度ADC领域将占据一席之地,因此如何设计一款高精度的CTΣΔADC变得十分重要。本文创新性地提出了两种不同结构的连续时间ΣΔ调制器,分别是单环三阶连续时间ΣΔ调制器和连续时间MASH2-1-1级联调制器结构。在单环结构连续时间ΣΔ调制器中,采用带本地谐振因子的CRFB结构,优化调制器噪声传递函数的零点位置,从而提升调制器的信噪比。针对连续时间对时钟抖动的敏感问题,本次设计采用SCR DAC反馈结构降低时钟抖动的影响。本文中对连续时间ΣΔ调制器的设计方法作了详细的介绍,并且分析了调制器结构中存在的主要非理想因素,通过simulink行为级模型和实际电路仿真的方式实现单环结构设计的指标。采用tsmc0.18工艺,在OSR=40下实现调制器信噪比达到79.1dB,相当于12.8bits的有效位数,调制器的电路功耗仅为1.32m W。本次级联调制器采用全前馈的连续时间MASH2-1-1结构,各级调制器均采用CIFF结构减小积分器的输出范围,方便级联结构的设计,通过最终的simulink行为级模型仿真得到164dB的超高信噪比。

关键词： 超低功耗   高精度   参考电压源   自动校准  

摘要： 随着物联网和可穿戴医疗设备的普及,功耗越来越成为电路设计的主要考量因素。对于功耗问题,主要从开源和节流两个方面来考虑。开源即增加设备的能量来源途径,如太阳能、风能、机械能,还有无处不在的无线射频能量。节流就是通过降低系统的功耗来提高设备的工作寿命,对于模拟电路设计来说,可以通过降低电源电压、设计新的电路架构等方式来实现。基准电压源电路作为给ADC、DAC等电路提供参考电压的模块,在模拟电路中是必不可少的。如何设计一款可以在低压下工作,输出参考电压比较低,并且功耗很低的基准源电路已经迫在眉睫。本文的主要工作内容如下:（1）使用双极结型晶体管（Bipolar Junction Transistor,BJT）设计了高精度电压基准源电路,输出参考电压为169mV,在典型工艺角下,温度系数仅为4.35ppm/℃,在不同的工艺角下,输出电压偏差不超过1mV。（2）利用工作在亚阈值区的MOSFET,设计了一款超低功耗电压基准源电路。使用栅极接地的Native NMOS作为偏置电流源,供给自偏置结构的MOSFET产生基准电压。传统的低功耗基准源电路的输出电压是基于NMOS的阈值电压,但是由于NMOS的阈值电压工艺稳定性比较差,使得输出电压精度低。本文设计的参考电压源的输出基准电压是基于不同类型NMOS的阈值电压差,从而抵消了一部分工艺对阈值电压的影响,提高了基准电压的绝对精度。（3）为了进一步提高超低功耗电压基准源的绝对精度,设计了修调电路,通过八位控制码可以对电路中自偏置结构负载进行调整。具体来说是通过改变管子的并联个数来调节负载管的宽长比,以此来实现对电路参数的修调。（4）通过将高精度基准源电路和超低功耗基准源电路相结合,实现了超低功耗高精度基准源电路。以高精度基准源的输出为参考,通过控制电路来自动调节超低功耗基准源电路,等待调节完成后,关闭高精度基准源电路以节省电能。所设计的这种结构经过台积电180nm工艺后仿验证,达到了设计目标。

关键词： 温湿度传感器芯片   Sigma-Delta模数转换器   数字降采样滤波器   半带滤波器   低功耗  

摘要： 随着第5代通信技术的蓬勃发展,物联网产业愈来愈受到关注,产业发展前景越加良好。传感器技术在整个产业中扮演了十分关键的角色,传感器广义上将真实世界与数据世界连接起来,由于诸如降低功率的要求,用于存储信号数据的空间较小的限制和在数字域中进行数据处理的容易性等特征,使得现实世界的模拟信号需要被转换成其等效的数字形式。而数据转换器是模拟信号和数字信号之间的通道,因此,模数转换器(Analog to digital,ADC)在传感器网络的设计中具有重要意义。其中基于过采样和噪声整形技术的Sigma-Delta ADC转换器因为其具有高效架构和易于实现的特点成为ADC的绝佳选择。本文基于0.28μm标准CMOS工艺,按照专用集成电路(Application-Specific Integrated Circuit,ASIC)的流程设计实现了应用于温湿度传感器芯片中16位Sigma-Delta ADC中的数字模块。主要包括I2C接口模块,寄存器模块,逻辑控制模块以及滤波器模块。片外可通过I2C接口对寄存器模块中的寄存器进行读写操作;逻辑控制模块接收寄存器模块的控制位,产生模拟ADC模块所需要的相关控制信号;滤波器模块接收ADC的采样时钟和采样数据,进行降采样滤波。降采样滤波器模块采用三级级联滤波器的结构,第一级为级联梳状积分(Cascaded integrator comb,CIC)滤波器完成128倍降采样,第二级为过渡带较宽的半带滤波器,完成2倍降采样,第三级为过渡带较窄的半带滤波器,完成2倍降采样,两级半带滤波器的阻带衰减均为90 dB,文中利用matlab完成各滤波器的设计,并在simulink里进行建模仿真,仿真结果显示满足输出精度为16位的要求。建模完成后,进行RTL代码编写,针对于半带滤波器的实现,采用将乘法转换成移位相加的形式,减少硬件开销,并且不同于一般的CSD编码实现方式,本文采用了一种新的移位相加实现架构,有效降低了半带滤波器模块的功耗和面积。同时利用业界前沿的UVM验证方法,搭建验证平台对整体滤波器模块进行功能验证,产生随机激励进行功能覆盖率,代码覆盖率的收集。完成数字模块的设计验证后,使用DC工具进行综合,将RTL代码转换为网表文件,并在innovus工具中进行布局布线,生成版图文件,用calibre完成数字版图的DRC,LVS检查。在此过程中,对于综合后生成的网表和版图生成的网表,分别与RTL代码进行形式验证,确保功能一致性。最后利用后端流程生成的时序文件进行后仿,仿真结果表明设计正确。