关键词： 模数转换器   时间域ADC   时域交织技术   两步式ADC   电压时间转换器   时间数字转换器  

摘要： 随着CMOS特征尺寸缩小和电源电压的幅值降低,开关速度的提升以牺牲模拟电压信号动态范围为代价,电压域可实现的信噪比越来越低。事实上,当前CMOS技术进入深亚微米级系统,电压分辨率已可以被时间边沿分辨率超越,目前ADC的架构研究中,将电压域模拟电压信号转化到时域数字脉宽信号进行处理已是新的研究趋势。时域ADC充分发挥出纳米级CMOS工艺下开关速度的优势,并且在相同速度与精度下,时域ADC的面积与功耗是传统电压域ADC不可匹及的。但是,目前时域ADC的性能完全依赖高速的传输门以实现ADC的高速与高精度,未能突破工艺与结构上的瓶颈,希望得到GS/s下10 bit以上的ADC依然没有好的解决方法,不适用于当前雷达系统或高速通信系统等高科技领域。本论文针对当前时间域ADC中存在的问题,创新性地提出了一种电压域-时间域混合结构的两步式ADC的设计方案,并且利用时间域ADC的时间域可变增益优点,在不降低后级精度的前提下,取消了传统电压域两步式ADC中使用的余差放大器单元,有效地解决了使用余差放大器引入的电容失配与共模偏移效应,充分发挥出时间域小面积低功耗,并且高速高精度的优势。论文使用时域交织技术进一步提高了整体ADC的速度,在UMC 28 nm工艺下整体ADC后仿真达到2GS/s 10.2 bit的优异性能。另外,本文详细分析与说明了一些时域交织中存在的非理想因素,提出一种复用环形振荡器结构以降低通道间的失配。另外,论文改善了传统时间域ADC中存在的诸多非理想因素,设计了一种电容下极板采样的高线性度电压时间转换器电路与一种高分辨率时钟下低误码率的时间数字转换器电路。最后,相适配于本论文设计的其他电路,例如低谐波失真的栅压自举开关电路、高速比较器电路、多通道的时钟产生电路与高速数字码的读出电路等关键电路也被详细说明。本论文的设计严格遵循模数混合集成电路设计流程,从系统框架、指标的确定到单元电路模块的设计与前仿真,接着实现整体电路的设计与前仿真,最后进行版图的绘制与后仿真。最终在UMC 28nm标准CMOS工艺下,实现了输入信号频率100MHz,摆幅500m V时,双通道2GS/s采样率下,整体ADC达到61.3 d B的SNDR与70.1d B的SFDR,精度达到10.2 bit,芯片版图有效面积为0.13 mm,整体功耗为19 m W的性能表现。

摘要： 美国微芯科技公司(Microchip Technology Inc.)宣布推出八通道12位数模转换器MCP47/48FxBx8系列产品。作为同类产品中首款包含非易失性存储器和集成参考电压源(Vref)的产品,新解决方案不依赖于系统处理器就可以通过预配置,实现安全高效上电。与未集成非易失性存储器的数模转换器不同,MCP47/48FxBx8数模转换器即使在断电状态下也能存储用户定制的配置数据。上电时,所有八个通道均被配置为预定义状态,而不会给系统处理器带来开销。本系列产品将参考电压源集成到数模转换器中,可以减小系统的整体尺寸和复杂性,同时提供必要的控制,以满足安全驱动所有电源输出的关键时序需求。此外,本系列产品还提供SPI和I2 C串行接口,为设计人员提供最大的器件通信灵活性。

关键词： 连续时间   Sigma-Delta调制器   宽带   低功耗  

摘要： 直接变频收发机易于集成,是目前通信系统中广泛采用的架构之一。其精简的结构对模数转换器等射频前端器件提出了更高的要求,在LTE20通信模式下,ADC的带宽要达到20MHz,精度也需要超过12bit,因此高性能ADC成为当前射频收发芯片设计的热点和难点。Sigma-Delta ADC可在带宽和精度方面取得较好的折中效果,成为了射频接收机中ADC的理想选择。本文围绕集成于射频收发芯片中的Sigma-Delta ADC中的调制器展开研究,主要研究内容如下:1、Sigma-Delta调制器结构研究本文从反馈DAC工作方式、采样点位置、环路滤波器类型三个方面,研究了连续时间(Continuous-Time,CT)与离散时间(Discrete-Time,DT)Sigma-Delta调制器在结构上的不同。CT调制器虽然对额外环路延时与DAC失配等非理想因素更为敏感;但其功耗相对DT调制器可以降低75%,且自带抗混叠效果,可降低前级滤波器的设计难度与功耗,更适合集成于射频收发芯片中。2、连续时间Sigma-Delta调制器设计技术研究及建模针对本文调制器需要达到12bit的精度要求,本文分析了不同的实现方式,选择三阶三位架构进行建模仿真,结果证明该架构满足设计要求并留有足够的裕量;研究了非理想因素并在系统层面做以下处理:更改环路结构,通过增加直接反馈回量化器输入端的零阶回路增强系统对延时的容忍度;采用可编程的电容单元应对工艺偏差;采用多位DAC降低时钟抖动影响;增加动态校准单元改善DAC的非线性。3、连续时间Sigma-Delta调制器电路设计基于65nm CMOS工艺开展电路设计,分析了积分器的实现方式,选择了线性度最佳的有源RC结构,使用套筒结构运放减小功耗;研究了运放结构与锁存结构比较器的速度特点,选择级联结构实现比较器保证转换速率;通过对DAC非线性校准的研究,选择蝶形置乱的方法对DAC失配进行整形。前仿结果表明在任意工艺角下,调制器的有效位数均在12位以上。4、连续时间Sigma-Delta调制器版图设计与测试本文从匹配与隔离两个角度对调制器版图进行了精心设计与布局,后仿结果表明,调制器在1.3V电源电压,20MHz带宽下,输出信噪失真比为75.12d B,有效位数12.18bit,功耗约为15.5m W。回片测试调制器功能正常,自射频前端输入至Sigma-Delta ADC输出实测有效位数为8.93bit。

关键词： 非刚性配准   心脏图像   互信息   统计形状模型   多线程   并行优化  

摘要： 社会经济的发展和生活方式的变化,尤其是人口老龄化进程加快,心血管疾病流行趋势明显,发病率和死亡率逐年升高,已成为威胁人类健康的主要危险因素,心血管疾病的预防和早期诊断对减少该疾病导致的死亡率具有重要意义。临床上,利用多种影像分析心功能参数、辅助诊断和治疗心脏相关疾病已广泛应用于工程实践,医学图像分析方法在此过程中发挥了重要作用。图像配准作为医学图像分析方法中重要的组成部分,可以将不同时相或不同模态的影像进行后处理,有效融合图像间的空间结构和解剖学信息,在检测疾病变化、指导临床诊断及疾病治疗等方面存在广泛的研究和应用价值。许多临床应用依赖于形变配准,而相似性度量方法的选择是决定能否精确配准的关键因素。根据度量方法的不同,医学图像配准大体上分为基于灰度信息的配准和基于特征的配准,其中,基于灰度信息的配准是利用图像之间灰度信息度量的相似性确定配准质量,但该方法较少考虑图像间的空间关系、目标结构形变等影响,而且,互信息并不是一个凸函数,在配准过程中容易陷入局部最优造成错误对齐的风险。基于特征的配准方法主要采用不同的特征描述符或相似性度量准则确定配准的准确性,其配准精度依赖于特征提取的差异。本文主要以互信息非刚性配准为研究背景,在此基础上融入了目标形状先验特征引导心脏图像的多模态配准过程,并对提出算法的具体效果和性能进行了较为深入的研究。本文的主要研究内容可概括为以下几个方面:1.针对互信息方法仅考虑图像间的灰度统计关系,在多模态图像配准中由于灰度信息差异较大,配准效果不理想等问题,本文提出一种结合统计形状模型约束的多模态心脏图像配准方法。首先,基于图谱标签图像提取目标形状特征点建立统计形状模型,它通过标签图像训练集的建立、模板标签图像形状特征点的提取和模板形状到待标记形状特征点的自动传递来完成。然后,本文在基于统计形状模型的基础上,利用学习得到的形状先验构建约束项,形成新的代价函数引导多模态心脏图像配准过程。最后,通过具体的实验结果表明,本文提出的方法相较于单互信息的配准方法配准精度有明显提升。2.针对统计形状模型算法运算量大,计算时间长的缺点,本文基于并行计算思想对统计形状模型算法进行了优化,提出了基于统计形状模型约束的快速配准算法。首先,本文对统计形状模型算法的具体计算过程做了较为详细的分析,并研究了导致统计形状模型算法耗时的具体原因。然后,在基于多线程并行计算方法的基础上对导致该算法耗时的梯度计算过程做了优化,并对其进行了实现。最后,通过实验证明了该方法的有效性,在保持配准结果精度不变的情况下大幅提升了算法的性能。

关键词： 隧穿场效应晶体管   反相器   亚阈值摆幅   异质结   低功耗  

摘要： 随着集成电路特征尺寸的逐渐缩小,MOSFET发展受到了严重限制,同时芯片功耗与性能之间的矛盾也日益突出。为了解决芯片功耗与性能之间的矛盾,隧穿场效应晶体管(Tunneling Fileld-Effect Transistor,TFET)引起了广大学者的关注。TFET依靠带带隧穿的工作机理,在室温下亚阈值摆幅能够突破60 m V/dec,这样使得器件在极低的电源电压下可以正常工作。目前国内外针对TFET器件已展开了多方面的研究,但是针对TFET反相器的研究相对较少,仍然处于起步阶段。同时,TFET与MOSFET工作机理不同,其反相器设计也有所不同。在TFET反相器中功耗与频率特性容易受到器件双极效应,米勒电容等非理想因素的影响,并且器件的设计、工艺参数,对器件本身的特性有影响,对电路也有影响,往往各种因素的影响是复杂。因此TFET反相器的设计是一个材料级、器件级、电路级多参数优化的过程,在基于TFET反相器设计时应当采用设计工艺协同优化(Design Technology co-optimization,DTCO)的理念。基于上述背景,本文采用DTCO理念首先围绕传统结构的纯硅(All-Si)TFET反相器进行了设计方法研究。然后针对纯硅TFET反相器中存在的问题提出了一种新型异质结TFET。最后基于该新型异质结TFET设计了一款新型异质结CTFET反相器,使得反相器功耗降低,频率特性得以提升。本文所展开的工作主要有:(1)针对在传统结构纯硅TFET反相器设计过程中出现的三个重要问题进行了重点研究,使得反相器特性得到改善,比如:通过降低TFET漏区掺杂浓度解决了器件的双极效应问题,从而降低了CTFET反相器的静态功耗;通过在器件中引入GateDrain Underlap(GDU)结构,使得器件栅漏电容降低,从而降低米勒电容,改善了CTFET反相器电压过冲的问题;通过研究源区掺杂浓度对TFET器件的影响,使得NTFET与PTFET器件性能得以匹配,解决了CTFET反相器中特性不对称的问题。(2)为了实现高性能反相器,从器件一级出发,设计了一种新型的Ge/Si异质结PTFET,该器件能够在较低的工作电压0.3 V时工作,同时最小亚阈值摆幅低于3m V/dec有利于互补型反相器能耗的降低。该器件采用异质结线隧穿结构,有效的提升了器件开态电流,使得电容充放电更加迅速,有利于提升反相器的工作频率。设计了该新型器件后我们对器件的工作机理进行了深入分析,并且为了与NTFET进行特性匹配,重点研究了器件物理参数及结构参数对器件特性的影响。(3)利用第四章提出的新型异质结PTFET,确定了新型异质结NTFET与PTFET的主要材料结构及物理参数,使其开态特性与亚阈特性得以匹配。同时利用仿真软件对新型异质结CTFET反相器进行了仿真,通过仿真实现了高速低功耗的设计目标,并与其他文章中的工作进行了对比,本文设计的新型异质结CTFET反相器在0.2 V的工作电压下增益可达到35,工作频率接近GHz。最后为了方便相关实验的开展又对新型异质结CTFET反相器进行了初步的工艺设计。

关键词： 轻量级密码算法   磁隧道结   安全   低功耗  

摘要： 随着信息时代的到来,电子信息技术越来越成熟,物联网(Internet of Things,Io T)技术已经在社会生活的各个领域中广泛应用。物联网在使生活更加方便快捷的同时,也埋下了诸多安全隐患。嵌入式设备是物联网应用系统的重要媒介,它们大多是采用电池供电并且对待机时长有严苛的要求,对功耗有着严格的限制。基于以上,针对适应极端功耗环境的安全轻量级密码算法的研究工作具有重要的意义。磁隧道结(Magnetic Tunnel Junction,MTJ)是一种新型的自旋电子器件,具有非易失性、高速度读写数据等良好性能,并且容易集成到CMOS电路中。此外,磁隧道结的低泄漏功率特性,使其在低功耗密码算法电路设计研究中具有广阔前景。因此,本文采用MTJ/CMOS混合型架构设计轻量级密码算法电路,探索在不削弱电路抗功耗攻击能力的前提下能进一步降低电路功耗的实现方案,该研究对于轻量级密码算法的发展有深远的意义。功耗分析攻击作为当今主流的密码破解方法,对密码算法的安全性有着极大的威胁。为了在芯片设计阶段快捷评估密码芯片的安全性,论文分别搭建了门级和电路级功耗采集和攻击平台。在门级,基于Prime Time PX仿真工具搭建了功耗采集和攻击平台;在电路级,基于Candence Spectre仿真工具搭建了电路级功耗采集和攻击平台。之后,本文选取轻量级分组密码算法PRESENT作为实验对象,以相关性功耗(Correlation Power Analysis,CPA)攻击作为研究手段,分别从算法级和电路级实现了该密码算法并且采用了多种的抗功耗攻击防护方案。算法级防护方案采用了随机值掩码方案。在电路级上,采用了MTJ和CMOS相结合的方式设计了PRESENT密码算法的防护电路。使用门级功耗采集和攻击平台评估算法级防护方案的安全性。使用电路级功耗采集和攻击平台评估电路级防护方案的安全性。经过实验证明,在无防护措施的情况下,无论并行实现还是串行实现的PRESENT密码算法的密钥信息很容易被攻击破解,安全性较差。随机值掩码防护方案虽然具有一定的防护能力,但是功耗代价较高,而MTJ/CMOS混合型电路结构防护方案都可以有效地抵御CPA攻击,在提高密码算法的安全性,功耗代价增加有限。研究表明采用双轨查找表结构的MTJ/CMOS混合型电路防护方案与同样结构的标准CMOS电路实现方案相比,能耗降低了19%,这对未来关于安全轻量级密码算法的研究具有一定的参考意义。

关键词： 机电安全   信号   安全   低功耗   控制  

摘要： 微机电科学技术的研究已经成为武器装备领域的必然趋势,也成为了机电技术领域的核心项目,其应用在生活,生产,国防科技等各个领域,国外在这方面已经取得显著成果,如微机传感器的研发与生产,微小型开关在军事武器上的应用,微机电安全系统在各类导弹炮弹上的应用,无疑都推进了微机电科学技术在武器制造业上的发展。本文在此基础上提出了一种基于低功耗元件的引信机电系统控制电路设计。电路包含针对不同环境的传感器、计算机模块、接收及输出信号线路等。只有在弹道环境信号都正常时,引信安全系统电路才能输出起爆信号、起爆引信、经传爆并引爆导弹战斗部。否则,计算机模块自动转入自毁模式,在弹道末端输出起爆信号、导弹自毁,以保证导弹的飞行安全性。该电路在保证引信机电安全系统安全可靠的前提下用低功耗元器件来代替原有电路中的电子元器件,以实现引信的低功耗性,为引信电路的低功耗提供了思路,也解决了部分技术问题。通过对机电安全系统的设计要求出发,构建原理框图,并对各部分的元器件选择进行低功耗筛选,经过试验测试发现,电路设计中采用的传感器不仅够实现低功耗,稳定的工作,而且采集精度高也非常高;电路中所用的控制芯片也是低功耗的,它有三种低功耗模式,待机状态时的电流仅为3mA,而且在单片机的引脚的一些设置也可以减少电平翻转带来的功耗。设计中通过软件和硬件实现低功耗和电磁兼容性,并通过动静态试验进行验证,得出低功耗电路满足设计要求。

关键词： 流水线-逐次逼近   动态运放   异步时序  

摘要： 模数转换器（Analog-to-digital converter,ADC）在信号传输与处理中发挥着无可替代的作用。随着ADC的性能指标不断向着高速低功耗方向发展,兼具流水线（Pipeline）ADC高采样速率优势以及逐次逼近（Successive Approximation Register,SAR）ADC低功耗优势的流水线-逐次逼近（Pipeline-SAR）ADC在近年来受到广泛的关注与研究。残差放大器作为Pipeline-SAR ADC中的重要组成部分,其增益线性度直接影响ADC的量化精度。因此,本文在对比几种常见的残差放大器工作原理以及优缺点之后,选用了能效高且无明显影响线性度技术短板的动态运放作级间残差放大器。本文详细分析了传统动态运放结构中影响增益线性度的因素,对其结构进行了创新型优化,前后仿真均显示其增益线性度与现有结构相比有明显优势。本文中的Pipeline-SAR ADC采样速率要求较高,采用SAR ADC的量化子级量化时间波动较大,无法使用同步时序控制。因此,本文提出了一种稳定性高,时效性高的异步时序逻辑控制方案,使Pipeline-SAR ADC在各工艺角下采样速率均可达到800MHz。本文最终基于格罗方德GF-22nm SOI CMOS工艺实现了一款14bit 800Msps流水线-逐次逼近ADC,电源电压为0.8V。电路共含有4级SAR ADC通过三个高线性度的动态放大器级联。仿真结果显示,采样速率800MHz,输入信号频率为80MHz,输入范围正负770mV时,电路各工艺角下有效位数均可达到12bit以上,tt工艺角下达到12.28bit,无杂散动态范围（SFDR）达到85.79dB,核心模拟电路功耗仅为28.9mW,FoM值仅为7.3fJ/Conv-step。在首级SAR ADC量化精度仅为4bit,首级动态运放放大时间仅150ps的前提下,本文提出的高线性度创新型动态运放发挥出了极大的线性度优势,有效抑制了ADC的谐波失真,保证了整体ADC的性能。

关键词： 逐次逼近型模数转换器   Σ-Δ调制器   混合结构   低电压   低功耗   失调校准  

摘要： 随着无线传感网络(Wireless Sensor Networks,WSN)技术的快速发展,环境变量监测、生物医疗及可穿戴便携设备得到了广泛应用。其中,低功耗、中高精度的模数转换器是必不可少的模块。在多种ADC结构中,逐次逼近型模数转换器(SAR ADC)凭借其低功耗和结构简单的特点得到了广泛应用。然而,在某些要求高精度的应用中,delta-sigma ADC是一种常用结构。面向低电压低功耗的应用,论文设计了一款12bit精度、500KS/s采样率的ADC。在系统结构上,采用SAR ADC与Incremental sigma-delta modulator(sigma-delta调制器,SDM)的混合结构,该结构同时结合了SAR ADC低功耗和ISDM高精度的特点,SAR ADC完成10bit粗量化之后,由ISDM对其转换余量进行4bit的细量化,其中包含了2bit级间冗余。论文提出了一种基于MSB-Split结构的低电压、低功耗开关算法,在MSB-Split DAC结构基础上结合联合、浮置技术,即通过将差分两端的电容下极板共接以产生等效的第三参考电平和最后一位电容采用单边悬浮的方式,与传统开关算法相比,开关能量降低99.7%、电容数目降低75%;设计了基于时域积分器结构的IncrementalΣ-Δ调制器,在避免产生大量静态功耗的同时实现了ISDM完整的一阶噪声整形效果;考虑到SAR ADC中的比较器失调电压会导致粗转换余量超出ISDM的积分范围,采用了失调电压前台校准技术来消除比较器的失调误差;另外还设计了异步时序产生电路以确保ADC的有序工作。论文基于TSMC 40nm工艺设计了具体的电路和版图,并进行了前仿真和后仿真。核心版图面积为2708)*1908)。后仿真结果表明,在0.6V工作电压、500KS/s采样率下,有效位数(ENOB)为11.4bit,信噪失真比(SNDR)和无杂散动态范围(SFDR)分别达到了70.6d B、74.9d Bc。功耗为5.0μW,品质因子(FOMw)低至3.7f J/conv.-step,满足设计要求。

关键词： 超低功耗   高精度   线性稳压器   稳定性   瞬态响应  

摘要： 便携式电子设备随着电子与通信技术的飞速发展得以普及,电源管理技术因此得到广泛关注。通过对电源管理市场及其发展趋势的研究发现,低压差线性稳压器（Low Dropout Regulator,LDO）作为电源管理市场的重要一员,因为简单的电路结构,较小的芯片面积、高电源抑制比（Power Supply Rejection Ratio,PSRR）、优良的稳定性、低噪声、低功耗以及可高度集成于电源管理单元（Power Management Unit,PMU）等特点而得以广泛应用。当今电子产品微型化的诉求促使LDO芯片的研究方向从大负载电流逐渐向高度集成、低功耗过渡,高性能LDO的设计成为集成电路领域的研究热点。本文研究的主要内容为:（1）针对超低功耗LDO设计中的关键问题展开研究,包括系统稳定性的提升和瞬态响应的改善,对采用的米勒补偿方案做出改进,以提升系统稳定性;同时采用自适应偏置电流技术改善负载瞬态响应性能,通过减小偏置电流实现待机状态下的低功耗。解决了低功耗和快速瞬态响应之间的矛盾。（2）针对本论文的低功耗设计,首先采用自适应偏置电流技术为运算放大器提供低偏置电流,减小电路待机状态下的静态电流;其次对主要功能模块进行设计优化,提出一种用于超低功耗电路设计中的耗尽、增强型基准电压源;最后在过温保护电路中增加电流监测模块降低待机状态下过温保护电路的功耗。实现本文的低功耗设计。（3）针对本论文的高精度设计,首先采用熔丝修调网络对基准电压进行修调得到高精度的基准输出电压;其次通过高增益运算放大器的设计得到高精度的LDO输出电压。实现本文的高精度设计。芯片测试结果表明,本文设计的LDO在2.2V～5.5V的输入电压下,输出电压为1.2V～3.6V,在-40℃～125℃工作温度范围内温漂系数为25.7ppm/℃,精度可达到±1%,最大输出电流150m A下漏失电压为190m V,线性调整率为0.022%/V,负载调整率为3m V,静态电流低至485n A,电源抑制比100Hz下为81.40d B,1KHz下为57.76d B,噪声为96.7μVrms。本设计在保证LDO稳定性的同时,与国内外同类型设计相比,功耗实现了从μA乃至m A到n A的过渡,降低了至少三个数量级,±1%是该领域当下最高精度水平,且LDO整体性能优良。测试结果验证了以上设计。