关键词： FPGA   多线程   三相流   DDR2   无线通信  

摘要： 基于FPGA的油气水三相流流动参数采集,是基于可编程逻辑器件设计的多线程,多信号融合的三相流流动参数采集系统。目前国内针对三相流流动参数研究比较多,但多数研究尚为实验阶段,而且数据采集各信号较为单一。能够实现多线程,多信号融合的三相流流动参数采集的系统还很少,且采集系统多电路结构复杂,无法实时监控、保存、分析数据等。随着可编程逻辑器件领域的广泛应用以及无线通信技术的迅速发展,迫切地需要一种专用的三相流流动参数数据采集电路,可以实时采集数据、无线传输数据、整合多路信号、视频采集并且能够保存分析数据,将是推进数字化油田的基础。本文提出了一种通过FPGA映射电路来搭建数据采集系统的方法,该方法主要是将三相流流动参数数据包括温度信号、光线信号、电阻抗信号和压强等信号通过FPGA设计的映射电路采集并传送至显示终端上,其中FPGA设计的主要核心是将CMOS和传感器的数据通过DDR2缓存逐步写入WIFI模块,WIFI模块将写入的数据以高速SPI协议传至多相流参数显示端,多相流参数显示端将数据进行整理和显示,完成对采集数据实时监测和监控。文中为验证采集系统的精度和重复度对系统做验证实验,实验结果表明数据采集系统的最大误差为1.810%,系统的最大相对标准偏差为1.629%。说明本文设计的数据采集系统符合设计标准,在运行时具有较高的稳定性,并且通过数据采集系统采集的数据离散程度低,因此该系统能够较好的完成油田生产的数据采集与监测任务。

关键词： 物联网   低功耗   广域覆盖   LoRa   智能灌溉系统  

摘要： 随着信息技术的不断进步,低功耗广域覆盖的通信技术在物联网应用场景中具有很大的发展空间。LoRa(Long Range,长距离)通信技术具备超低功耗及广域覆盖的技术特性,解决了传统物联网通信技术低功耗与长传输距离无法同时实现的问题。首先,在文中设计并实现了 LoRa通信系统中终端和网关。LoRa终端采用低功耗微处理器和具有超低接收灵敏度的SX1276芯片进行搭建,实现终端的电路设计和PCB设计。LoRa网关采用一片SX1301搭配两片SX1255,可实现海量节点数据接收。提出射频接收电路优化方案,采用主动降噪和双级窄带滤波的方式有效提高了网关的接收性能。为研究LoRa通信系统性能,对LoRa终端及LoRa网关的通信性能及终端功耗做测试分析。在城区环境中终端与网关间通讯距离超过10 Km;室内环境实现穿透13层楼可靠传输。完成对LoRa终端的发射、接收和低功耗三种模式下的功耗测试分析,低功耗模式下LoRa终端功耗低至95μA。其次,文中提出基于LoRa的智能灌溉系统设计方案。设计并实现了LoRa智能灌溉终端和适合户外复杂环境工作的多功能LoRa网关。此外,传统的LoRaWAN(LoRa Wide Area Network,LoRa广域网络)通讯协议三种工作模式无法满足低功耗和下行命令传输低时延的要求,因此,本文依据应用场景提出了一种终端变长休眠周期的通信方案,与Class A通信模式相比在功耗提升2%的情况下,下行命令传输时延降低约70%;与Class B模式相比,在相同时延情况下,功耗低约53.2%;为进一步提高终端寿命,提出基于最大功率点跟踪算法的无限续航设计方案。经验证该方案有效提高了设备寿命,可实现灌溉终端无限续航。

关键词： 空间数据   网络爬取   python   多进程   多线程  

摘要： 随着互联网的发展,互联网平台空间数据呈爆炸式增长,从矢量到栅格数据,再到时空数据,网络空间数据背后隐藏着实用信息,是空间大数据时代数据重要来源,因此空间数据的网络获取是关键环节之一。空间数据一般存储于网络服务器端的数据库中,前端采用网页技术展现其空间形态,论文通过解析网页结构,高效、可靠的从后台数据库中爬取空间数据。论文主要实现矢量和栅格两大类数据爬取,矢量数据选取POI数据和交通态势数据,栅格数据选取影像数据。主要运用四种方法实现,通过模拟搜索法实现城市范围POI数据爬取,通过圆形剖分实现圆形区域POI数据爬取,方格剖分实现矩形区域POI数据和交通态势数据爬取,模拟登录实现影像数据爬取。为确保空间数据爬取顺利,论文运用代理IP、伪装浏览器、防盗图片链接以及降低访问频率方式实现空间数据的反爬措施。论文通过多进程与多线程提高空间数据爬取的效率,通过编程手段和数据库操作在数据爬取以及入库过程中完成数据清洗和数据去重。通过实验论证分析,运用四种方法可以实现城市范围、矩形区域、圆形区域POI数据爬取,矩形区域交通态势数据爬取以及指定类型影像数据爬取。并运用多进程使得空间数据爬取效率提高三倍。通过数据清洗和去重使得爬取的数据准确度大大提高,在单次数据爬取过程中不相关数据以及重复数据记录趋近于零。论文采用python语言、pyqt平台、eric6环境将四种空间数据爬取方法编程实现,通过软件测试,这四种空间数据爬取方法实用性较高,可应用于大规模POI数据、交通态势数据以及遥感影像数据爬取。论文最后根据爬取的数据完成重庆交通大学至长江大桥矩形区域内交通拥堵分析以及北京地区SO污染浓度影响因素分析,根据拥堵分析结果可以制定出行计划和对交通指挥作参考,而污染浓度分析结果可对环境治理与管理起指导作用。根据实验及应用表明,运用四种方法爬取的空间数据可以进行不同种类的空间数据分析,爬取的数据使用价值较高。

关键词： MEMS传感器   SKohonen神经网络   小波分解   智能乒乓球手环  

摘要： 随着人工智能、物联网等技术的发展推动可穿戴产品的智能化,智能可穿戴设备与运动健康不断结合,寻找新的突破。现在市面上几乎所有的智能手环都是通用型手环,这些产品能够提供的功能比较单一,无法为球类爱好者提供对运动数据的分析和指导。因此,研发一款具有运动识别功能的智能手环将具有比较好的市场应用前景。本文基于研究乒乓球运动的特点,采用新兴的人工智能技术与传统硬件技术相结合的方式,研制了包括乒乓球运动实时识别分析手环以及手持终端APP为一体的低功耗、高精度乒乓球运动识别和分析系统,其中手环由传感器模块、MCU主控模块、蓝牙模块以及手环机械结构组成,负责实时识别运动状态,并将识别结果通过蓝牙发送至APP端。APP由运动状态统计软件模块和分析软件模块组成,负责运动状态的统计以及分析。为了实现系统的高精度,针对乒乓球运动包括动作准备、击球以及动作结束三个阶段的特点,基于动作信号的突变性提出了一种动作端点检测算法,即将动作分为动作开始过渡段、动作段和动作结束过渡段,根据动作信号前后差值与固定阈值的关系以及当前的状态来对运动的起始点进行提取。进一步,由于人体的运动能量集中在00HZ,为了获得有效的特征,基于db4小波对动作信号进行3层分解,同时用遗传算法优化的Sohonen(Supervised Kohonen Networks)神经网络对正手推球、反手推球、正手抽球、反手抽球、正手搓球以及反手搓球六种动作分类,并与单Sohonen神经网络对比,结果表明,该方法能够提高系统的识别精度。为了实现系统的低功耗,采用了低功耗器件进行了硬件电路的设计,包括STM32L432KC、MPU6050以及DA14580等。在算法实现上,利用了STM32L432KC的浮点运算单元(FPU)和DSP指令库实现了一系列算法的优化。与传统方式进行对比,优化前的系统功耗为80mW,识别时间为21ms,优化后的系统功耗为14mW,识别时间为2ms。结果表明,FPU和DSP指令库实现的方式能够显著地降低系统功耗。本文研制的手环尺寸为42.5mm×36.5mm。系统采用可充电设计方案,待机功耗为0.28mW,运行模式功耗为14mW。实验结果表明,本文研制的乒乓球运动动作识别手环离线平均识别率为99.1%,实时识别率为92%。

关键词： 亚阈值   参考电压源   负载能力   低功耗   面积  

摘要： 随着物联网的迅速发展,以及便携式设备的普遍普及,高科技电子产品的使用越来越成为人们生活工作中不可或缺的组成部分。集成电路是高科技电子产品的核心支撑部分,这使得进行集成电路方向的研究有着非常重要的前瞻性意义。关于集成电路的分类,主要有模拟集成电路和数字集成电路两个重要分支。参考电压源作为模拟集成电路和数模混合集成电路中最基本的重要模块,在整个电路中发挥着提供精准稳定的参考电压的作用,从而被广泛地应用于现代大规模集成电路、现代超大规模集成电路中,例如传统的电源管理系统、锁相环、模数转换器、数模转换器、环境传感器和无线充电芯片等。本篇文章通过研究CMOS晶体管在亚阈值区的相关特性,在传统的亚阈值CMOS参考电压源的基础上创新性地设计了一种具有带负载能力的亚阈值CMOS参考电压源。本次设计的亚阈值CMOS参考电压源能够在满足传统CMOS参考电压源性能指标的同时具有负载电流的能力,实现了真正意义上的不随温度、电源电压和负载电流变化的参考电压源的设计目标。本次电路设计通过正版Cadence-virtuoso软件进行电路设计、前仿、版图设计、后仿,并且使用TSMC.18μm工艺加工流片,最后设计电路板、绑定芯片、焊接测试所需元器件,通过实际的测试验证电路的性能指标。在本篇文章的第一章节部分中,首先介绍了电压基准源的应用背景。一方面通过实际的使用事例解释传统的电压基准源的应用价值,比如在低压差线性稳压器中参考电压源提供一个作对比的参照量,通过对输出电压的采样反馈给放大器的输入,再与参考电压源对比输出,最后通过控制驱动晶体管稳定输出电压。另一方面,通过相关实例阐明本次设计的具有带负载电流参考源的重要意义,比如给模拟数字转换器中的开关电容提供电压基准的参考电压源需要具有一定的驱动电流的功能。接下来介绍了电压基准源的产生方式和性能指标。电压基准源性能指标有温度系数、线性调整率、电源抑止比、功耗和稳定性等,其中温度系数作为首要的性能指标是电压参考源来源的依托标准。最后本章介绍了电压基准源的两种分类,分别是带隙基准源和参考电压源。在本小节中分别列举了近些年提出关于两种电压基准源的电路,并进行性能上的对比,使读者整体上对电压基准源的研究现状和亚阈值CMOS参考电压源所具有的低功耗的独特优势进行更深层次的理解。在本篇文章的第二章节部分中,承接第二章节低功耗的关键点,引入对亚阈值CMOS参考电压源的研究。本章主要介绍了所提出的亚阈值CMOS参考电压源设计思想的来源,即对传统的亚阈值CMOS参考电压源的电路的研究。这其中包括传统亚阈值CMOS参考电压源的电路原理分析,以及温度系数、线性调整率、电源抑制比、功耗和噪声等性能指标的仿真分析。本文的第三到第五章节部分主要介绍了本次设计的亚阈值CMOS参考电压源。本三个章节通过电路设计、版图设计、测试验证三个环节对一个芯片从设计到测试的完整的芯片设计进程进行了介绍。其中第三章节部分首先介绍了所提出的亚阈值CMOS参考电压源的结构,包括产生基准电压的核心电路和性能指标的改进结构,接着在下一小节介绍了两种主流的CMOS模拟集成电路设计的方法,一种是利用过驱电压设计,另一种是利用跨导电流关系设计。紧接着在第三小节介绍了设计目标和性能的折衷,这是本次电路设计的关键环节,全面展示了所提出的参考电压源电路的目标设计过程与性能优化过程,同时在本环节的最后给出全面的仿真结果,并将本次提出的创新型的CMOS亚阈值参考电压源与经典的两个CMOS晶体管亚阈值参考电压源的设计进行比较分析,得到本次设计的电路基本性能指标得到改善的同时具有负载电流的能力。随后在第四小节针对工艺角的偏差对调节电路的设计进行了介绍,与此同时,为确保电路的可靠性,用蒙特卡洛工具对电路的性能指标的概率统计分布进行了仿真。最后,给出对电路设计和电路仿真工作的完整性概括。第四章节部分介绍了版图设计,其中包括版图设计重要规则的介绍、匹配的介绍、天线效应和静电效应等介绍,最后给出本次电路的版图设计方案和后仿结果。最后小节对从版图设计到后仿的流程中较为重要的内容进行总结。第五章节部分主要介绍了测试验证,其中包括测试电路板设计的原理、测试的数据整合方案等,通过实际的测试结果验证本次设计的电路的功能。在本章中首先在第一个小节介绍了PCB的设计,这其中包括PCB原理图的介绍、PCB设计规则介绍和PCB的封装设计。其中PCB的封装设计既包括芯片的封装类型也同时含有电阻、电容和电位器等用来测试的元器件的封装型号的确定,同时还有PCB的布线。然后在下一环节展开讲述实验测试过程,这其中包括在实际测试时遇到的问题与解决方案,也就是对电路功能的实际验证中遇到的问题进行了讨论和解决。最后,功能验证正确后通过MATLAB数学软件对测试获得的实验数据进行整理和分析,同时对实验测试后得到的性能指标与近几年

关键词： Computer engineering   Electrical engineering  

摘要： In the recent decade, the constant increasing popularity of portable devices in the consumer electronics market, especially personal wireless communication devices translate stringent design specifications into the Analog-to-digital Converters (ADC). Delta-sigma modulators (DSM) provide noticeable advantages over their Nyquist counterparts regarding the relaxed requirements on analog components as well as the preceding anti-aliasing filter. Due to the low oversampling ratio (OSR) in such wideband applications, the cascade DSMs are recognized to achieve the desired resolution without the stability issue, which is also named as Multi-stAge noise SHaping (MASH) DSM. Nevertheless, the noise leakage is problematic in MASH DSMs owing to the mismatch between the analog and digital filters. The DT MASH is more robust than its CT counterpart as the transfer function could be defined precisely in DT. However, CT solutions allow better power efficiency and larger signal bandwidth. The CT sturdy MASH (SMASH) poses high potential as it has a relaxed matching requirement to reduce the noise leakage. In this dissertation, to further mitigate the noise leakage problem, reduce the power/area consumptions and address the multibit DAC nonlinearity issue, two cascade DSMs are investigated based on the DT and CT implementation, respectively. First, a DT 2-1 MASH DSM is implemented in a multi-rate mode, thus mitigating the noise leakage. Furthermore, a multi-rate operational amplifier (op-amp) sharing is presented, targeting the optimization of power efficiency in active blocks, like op-amps and quantizers. Through the allocation of different settling times to the op-amps and by adopting the multi-rate technique, the power of the shared op-amps is utilized more efficiently, and the 4-bit successive approximation register (SAR) quantizer and the Data Weighted Averaging (DWA) in the first stage enjoy additional operation time. Moreover, detailed analysis and related simulations are present

关键词： 低功耗蓝牙   自组网   路由   网状网络  

摘要： 随着物联网设备增多,设备的联网控制成为人们关注的重点。低功耗蓝牙(BLE)Mesh以其低功耗、自组网等特性,大量应用于室内物联网、车联网、工业传感器等领域。目前智能便携设备的电池容量有限,为了提升其续航能力,使BLE Mesh应用范围更广泛,降低现有Mesh方案的功耗成为研究的关键。本文以降低BLE Mesh网络整体功耗为目标,基于现有的连接式BLE Mesh方案,设计一种具有简单网状结构的能量均衡自组网Mesh方案。首先,研究了目前BLE Mesh方案的组网方式、网络拓扑和路由算法,分析不同方案的功耗表现。然后,针对现有Mesh方案消息转发规模过大和网络整体功耗过高的问题,设计本文的Mesh方案:组网时,将低功耗节点置于网络外围,通过合并子网形成简单网状网络,减少组网时间和BLE连接数量;建立路由时,引入能量参数对路由进行修正,选择剩余能量较多的路由,避免能量较低节点耗尽能量而脱离网络;传递数据时,节点根据剩余能量切换路由以均衡网络的能量消耗。接着,分别基于MATLAB和OMNeT++对本文组网方案和路由算法进行建模,完成组网时间、网络拓扑和路由切换的仿真。最后,在CC2640R2F开发平台上实现本文Mesh方案并测试。本文基于TI的CC2640R2F开发平台,使用BLE5协议栈实现了本文提出的简单网状结构的能量均衡自组网Mesh方案。实验结果表明,本文的组网方案可以自动组建简单网状网络,路由算法根据节点能量进行了路由切换。网络中具有三个连接的节点平均工作电流为112μA,单连接节点平均工作电流为45μA。两种节点采用250mAh的CR2032电池供电,分别可工作93和231天。结果表明本文Mesh网络的节点工作时间长,满足物联网设备的低功耗需求。

关键词： DCNN   FPGA   HLS   快速度   低功耗   高精度   小尺寸  

摘要： DCNN(Deep Convolution Neural Network)是深度学习中的一项关键技术,已经被广泛应用于目标检测、图像分类及语音识别等智能处理领域。随着需求的不断发展,需要设计具有小尺寸、低功耗、快速度、高精度的实时处理系统,然而DCNN由于层数深,参数多,导致计算量和数据量很大,难以满足应用需求,必须研究并设计具有更低复杂度的网络结构及其高效并行架构。FPGA(Field Programmable Gate Arrays)相比运行串行指令流的CPU(Central Processing Unit)可以实现并行操作,且有着比GPU(Graphics Processing Unit)更高的性能功耗比,是目前解决DCNN实时处理的主流平台。但传统基于RTL(Register Transfer Level)的FPGA应用开发方式灵活性、可移植性和可扩展性低,极大影响了开发效率。HLS(High Level Synthesis)可以将高级抽象语言如C、C++和System C自动转化为硬件描述语言(HDL:Hardware Description Language)VHDL/Verilog,为FPGA高效设计提供了新的思路和工具。本文通过对现有相关研究的分析、总结和改进,给出了一系列在软件层面上如何构建和训练小巧高效且利于硬件加速的网络方法,在FPGA实现时如何减少资源、降低功耗及提高速度的方法,以及在HLS中如何增加设计灵活性、可移植性和可扩展性的方法,具有很好的实用价值。并结合这些方法构建和训练了一个网络,命名为EfficientNet,使用HLS在FPGA上对其进行了推断加速。通过与其他网络和平台的对比,验证了这些方法的有效性。本文的主要工作和贡献如下:1)设计实现了一种轻量化的深度学习网络EfficientNet。针对传统网络参数量及计算量大且不利于硬件加速的问题,本文在保证精度的前提下,分析了以深度可分离卷积代替标准卷积、以步进代替池化、以平均池化代替全连接的方法,提出了尺寸不变通道增减交替的方法,并对这些方法进行了集成,从而构建了一个低复杂度的DCNN网络,并命名为EfficientNet。实验结果表明EfficientNet在公开的Flowerhotos数据集上的分类精度为89.3%,相比Inception-v3,在参数量和计算量减少至约五、六十分之一的情况下,精度损失仅有5.7%。2)在FPGA上设计实现了EfficientNet的推断加速系统。围绕减少资源、降低功耗和提高速度这些方面,本文引入了分块机制,选择和设计了适用于本文的数据重利用方式,采用了流式输入卷积电路,提出了深度流水并行架构,并结合这些方法对本文设计的网络EfficientNet在FPGA(ZCU102开发板@244Mhz)上进行了推断加速。实验表明EfficientNet FPGA推断加速系统仅占用了ZCU102开发板上不到一半的资源,处理速度可达512?512@36fps,达到了实时处理的要求,比CPU(E5645@2.40GHz*2六核)快约66倍、比GPU(Tesla K80)快近2倍,同时功耗相比GPU低近2倍。3)编写了DCNN函数模板库并提出了一种设计空间探索模型Design Space Exploration。为解决传统FPGA设计灵活性、可重用性和可扩展性低的问题,本文充分利用了HLS基于C开发的优势,使用C++的模板功能编写了DCNN所需的部分函数并汇集成库,参数化了各配置信息,规范了输入输出接口,以及提出了一种设计空间探索模型Design Space Exploration。使得后续研究人员可以很方便地对该HLS库修改和扩充,并且不用局限于本文所设计的EfficientNet架构,可以根据自身需求按本文给出的评估方式去调用本文编写的函数库并设置参数,来实现适用于自己的网络。

关键词： 压控振荡器   相位噪声   功耗   双核   电流复用   F类   互补结构  

摘要： 压控振荡器是无线通信系统、雷达系统收发机的重要组成部分。其性能的优劣在一定程度上决定了整个系统的功能。尤其是相位噪声和功耗,它们直接影响了评估振荡器整体性能的质量因数的大小,是设计压控振荡器的重要指标。本文针对“低相位噪声、低功耗CMOS压控振荡器的设计”这一课题展开具体的研究。主要工作包括:（1）针对近二十年来发表的基于电感电容的压控振荡器相关的重要文献进行了文献综述。这部分对基于电感电容的压控振荡器的主要性能指标如相位噪声、频率调谐范围、功率消耗等进行了理论分析,并将针对不同指标参数而提出的性能改进的方法和技术进行了分类总结。最后,分析了振荡器的性能发展趋势。（2）适用于调频连续波雷达系统的低相位噪声、低功耗连续调谐双核压控振荡器的设计。通过双核结构,在保证了较宽的连续频率调谐范围的同时降低了相位噪声。通过中心抽头变压器耦合缓冲放大器的电流复用技术解决了双核振荡器的高功耗的问题,实现了双核压控振荡器质量因数的改善。同时大幅提高了输出功率,实现了功率效率的大幅提升。该电路采用GF 55 nm CMOS工艺设计,使用仿真软件进行联合仿真,完成了电路原理图的调试和版图的设计。（3）低相位噪声、低功耗互补F类压控振荡器的设计。该结构通过变压器耦合辅助谐振腔,通过其附加的阻抗峰值增加了基波的三次谐波,在电感电容谐振腔附近形成了伪方波电压波形,增加了信号斜率并减小了脉冲灵敏度函数,从而降低了振荡器的有效噪声因子,结合互补结构,最大程度的降低了振荡器的相位噪声和功耗,实现了目前K波段压控振荡器的最大质量因数。该电路采用GF 55 nm CMOS工艺设计,使用仿真软件进行联合仿真,完成了电路原理图的调试和版图的设计。

关键词： Delta-Sigma调制器   高精度   开关电容电路   全差分  

摘要： 近年来,由于数字信号处理(DSP)技术的快速发展,许多计算和信号处理任务主要用数字手段实现。每年,数字集成电路的速度和密度都在增加,这巩固了数字电路在通信和消费产品领域的主导地位。但是,由于物理世界仍然是模拟信号的世界,所以需要模数转换器(ADC)作为物理世界和数字世界的接口,将模拟信号转换为数字信号后再进行处理计算。随着DSP速度和性能的不断提升,与此相联系的ADC的速度和精度也需要进一步提高。Delta-Sigma ADC采用过采样技术和噪声整形技术,达到了传统ADC无法达到的高精度。因此,对Delta-Sigma ADC的相关研究也越来越多。如今,DeltaSigma ADC已经被广泛地应用于工业测量、航空航天、数字音频和通信等各个不同的领域。Delta-Sigma ADC主要由Delta-Sigma调制器和数字抽取滤波器两部分构成。为了有效地提高调制器的整体性能,本论文设计的调制器采用了五阶、单环、1.5比特量化的前馈结构。1.5比特量化器在设计上的主要优点是它能够减少积分器的输出摆幅,从而降低了对模拟电路的设计要求。同时在调制器内部利用两个负反馈环路,可使量化噪声在信号频带上最小化,并将大多数的噪声由低频推向高频。本论文中的Delta-Sigma调制器设计流程如下,首先在Matlab中利用SDToolbox工具包,完成对调制器系统的行为级建模和仿真。为了进一步确认调制器系统的稳定性,随后在Cadence软件中利用Verilog-A模型再次验证了整体系统的性能。对于晶体管级的电路设计,Delta-Sigma调制器采用全差分开关电容结构,有效地减小了偶次谐波,降低了功耗,并抑制了电路非线性的影响。整体电路设计采用XFAB 0.35mm CMOS工艺,工作电压为3.3V。在采样时钟为512kHz,输入-1dBFS的1kHz信号的测试条件下,同时考虑到电路噪声的影响时,最终仿真得到的系统的SNDR达到了100dB,有效位数为16.3bits,整体功耗为3.7mW。实现了调制器的预期设计指标,达到了高精度的要求。并且最终完成了整体芯片版图的绘制。