关键词： SoC调试系统   低功耗模式   硅后测试  

摘要： SoC集成度和复杂度的提高使得现阶段仅依靠传统的硅前功能验证已不能完全保证设计不出任何差错,通过设计合理的片上调试结构在流片后进行调试,可以迅速定位和排除可能存在的缺陷。另一方面为了解决急剧上升的功耗问题,现代SoC大部分时间工作在低功耗模式下已经成为一种必然,在综合利用关闭电源和降低时钟频率等一系列低功耗技术不断优化性能指标的同时,这些变化也为电路引入了更多的不确定性。为了着重解决SoC在低功耗模式掉电和复位等动作导致的调试信息丢失问题,有必要以片上调试结构为基础设计一种针对低功耗应用场景下的新型调试系统。本文首先从硅后低功耗调试的需求背景出发,以Intel公司所设计的某款基带芯片为例,详细介绍了一种基于ARM Coresight的,由调试访问端口、ARM和ARC处理器调试接口组成的SoC多核调试系统结构,该调试系统使调试访问得以在覆盖所有片上调试资源的范围内全面展开。之后分析了当前低功耗模式技术对调试造成的具体影响,为低功耗调试系统的设计做好准备。其次,为了对处于低功耗场景下的目标处理器进行调试访问,本文提出了一种上电信号组的接线方式,并详细研究了各种处理器的系统低功耗控制机制,针对不同处理器在系统控制中的联系和差异,对它们分别进行了低功耗调试的系统设计:对于可以将调试和功能逻辑的电源和复位控制分离的处理器,提出电源控制和复位覆盖的硬件策略;对于不能拆分调试和功能逻辑的复杂系统,采用调试保存和重载的软件补偿策略,通过硬件和软件调试相结合的方案,实现了对低功耗场景下SoC调试目标的全面支持。本文依靠验证中最常见的也是最重要的定向测试方法,以一种硅前调试替代方案为前提,对低功耗调试系统的典型测试场景进行动态仿真。采用常规调试测试首先验证了片上调试系统的正确性;随后利用外部JTAG接口和汇编指令分别对硬件和软件低功耗调试系统策略进行操作配置,并通过设置对照测试的方式,在不同的低功耗场景下对新型低功耗调试系统进行验证,仿真结果有效说明了新型调试系统方案硬件设计的正确性和软件方案的可行性。SoC调试系统最终服务的对象是硅后调试,本文的最后通过流片后的硅后调试环境,在真实的芯片上对典型低功耗场景下的调试用例再次测试,结果发现本文提出的调试策略不仅可以在系统处于低功耗模式期间保持调试信息,而且可以使特性最终生效。有效解决了芯片在低功耗阶段无法调试的这一技术难题。

摘要： Over the last few decades, we witnessed a spectacular evolution in processor design. Whereas 20 years ago, architects were building single-core processors with 100 million transistors at clock frequencies around 1.5 GHz, contemporary state-of-the-art processors can reach clock frequencies exceeding 4.5 GHz in a so-called turbo boost mode, and feature more than 24 cores, with multiple threads running simultaneously on the same physical core. Architects used the exponentially increasing number of transistors through Moore's Law to speed up single-threaded performance through various per- formance enhancements, including speculation, out-of-order execution, larger caches, etc. Nowadays, superscalar out-of-order processing is the defacto stan- dard and improving single-threaded performance is becoming harder. There- fore, architects are using the available transistor count for scaling up the num- ber of cores in a processor. By increasing the core count, the software architect is able to process data in parallel, thereby significantly increasing performance. But speculation, deeper and wider pipelines, out-of-order processing of instruc- tions, etc. not only make processors faster, they also make them more complex. Due to the increased complexity, the need for fast and accurate tools to evaluate new processor designs is very high. The preferred tool, until now, for processor design has been detailed simulation. The level of accuracy for cycle- accurate simulation is very high, hence it may appear to be the perfect tool for taking important design decisions. However, since these simulators implement the design in great detail, they are also very time-consuming. This leads to impractical slowdowns when simulating long-running applications. To simulate long-running applications, architects can no longer rely on de- tailed simulators and hence need to use functional and/or sampled simulation. Unfortunately, even these simulation techniques become unfeasible when sys- tems b

摘要： This thesis provides new directions in the impedance spectroscopy, making it an interesting investigation technique for emerging smart sensors. Modern technologies increasingly require sensors capable of giving accurate measurements extracted among a lot of undesired surrounding information while maintaining low power consumptions. In this scenario, the main focuses of this thesis are: 1) developing an accurate complex impedance system, 2) extracting the augmented information using multivariate statistical analysis and 3) implementing IS-based systems with low power consumptions. The first project shows the design of a miniaturized, low power and accurate vector analyser for multi-parameter measurements in real-time. It is a versatile platform well-suited to be interfaced with various impedance-based sensors. The vector analyser, based on an accurate application specific integrated circuit and a digital interface, has been statistically characterized in order to evaluate accuracy and resolution. The validation of the entire system was performing on two real-time biomedical applications. The second project concerns the combination of powerful statistical methods inside moisture content sensors. The multivariate statistical approaches boost the prediction capability of the sensors exploiting the impedance mismatch between a transmitting and reflecting excitation on a soil. Two probe systems have been manufactured and associated with linear and non-linear models for being tested on three soil types. The third project shows a low-power implementation of an impedance sensor based on a digital random excitation. The entire system is almost digital, made up by an ultra-low power platform with the aim to become a wearable device. In future developments, these new investigated directions can be simultaneously applied in the design of IS based sensors which extract the desired information with high accuracy and reduced power budget. The potential of such improved system can b

关键词： 潮间带无线传感器网络   低功耗   低延迟   路由算法   安全认证  

摘要： 无线传感器网络为物联网提供了对物理世界的感知接口,为物联网的高效运行提供了数据支撑。本论文考虑一类部署在潮间带的无线传感器网络,由于其特殊的部署环境,系统具有网络连接动态性强、数据传输延迟大、节点能耗高等问题。对此,本论文研究了基于终端的低功耗配置问题,并通过设计低功耗、低延迟的路由算法提高收数效率。·为了最大化延长系统的寿命,传感器节点通常使用低占空比的工作模式,即节点仅周期性的工作很短一段时间,而大部分时间处于休眠状态。目前,大部分的能耗优化工作都主要关注如何降低节点工作期间的能耗,并认为休眠状态的功耗可以忽略不计。本文通过对低占空比系统能耗的分析发现,针对休眠状态功耗的优化对整体系统能耗优化有着至关重要的作用,同时休眠状态时不合理的GPIO（General Purpose Input Output）引脚配置会带来巨大的能耗。基于此,本文提出了 OPCIO,利用遗传算法,自动化实现终端节点休眠状态GPIO引脚的优化配置。通过对实际传感器节点的能耗优化结果表明,OPCIO从硬件角度提供了节点能耗优化的方案。·路由协议通常需要依赖准确实时的链路质量估计,以确保数据在动态网络中的可靠传输。通过对实际潮间带无线传感器网络的观察,发现频繁的链路质量估计带来了能量与带宽的浪费。本文就这一问题,分析调研了潮间带系统中的链路质量变化情况,研究了通过稀疏采样实现链路质量的准确估计的可行性。据此,本文提出一个基于压缩感知技术的链路质量估计协议,并结合路由选择,提出低功耗路由协议——LESS。LESS同时利用了网络部署环境在时间域和空间域的特点,设计了 3种采样策略以适应不同类型的动态网络,同时提高链路质量重构精度。通过对实际系统数据和大规模网络仿真的验证,LESS能在保证链路质量估计的精度上,有效降低50%的能量和带宽消耗。·基于潮间带环境的无线传感器网络由于其特殊的部署环境,导致系统延迟要远高于普通物联网。通过对网络延迟的分析和建模,发现结合节点状态估计的路由算法能够实现系统延迟的优化。基于此,本文首先提出了一个基于隐马尔科夫模型的轻量级节点当前状态估计算法;并进一步提出了基于机器学习的节点未来状态估计方法。结合以上两种估计方法,本文分别提出了低延迟路由算法SADO和PIDO。大规模仿真系统证明,SADO和PIDO分别能为不同低延迟需求的潮间带网络提供可靠的低延迟选路策略。另外,考虑到短距离物联网智能终端设备交互场景（Device to Device,D2D）的普及,本文还探索了智能终端设备的安全认证问题。·在D2D通信问题中,如何在双方设备没有协商秘钥的前提下,实现可靠设备认证是一个亟待解决的安全问题。本论文就这一问题,提出了终端设备安全认证机制——NAuth,以保证通信过程中设备的合法性和一致性。NAuth利用“扬声器-麦克风”系统非线性特性提取设备特征,设计了设备认证机制;同时利用多麦克风系统的TDOA（Time Difference of Arrival）设计了基于位置的验证模型。通过实际系统测试,NAuth能够提供快速的设备安全认证服务,并能防止近距离攻击者的重放攻击和中间人攻击。

关键词： 水文遥测   采集终端   低功耗   无线传输   实时监控  

摘要： 我国是一个国土资源广袤的大国,与之相对的,水旱自然灾害也更加频发,这对农业生产产出、效益以及水利行业产生了巨大的影响,因此对相关区域进行水文信息的监控就显得尤为重要。随着电子技术的高速发展,远程监控终端在水利行业的应用越来越广泛,遥测终端设备如何在稳定、高效地获取现场农业水利信息的同时,与远程操作平台配合实现全天不间断监控、预警就成为了当今农业水利智能制造的首要研究课题,水文遥测系统也由此应运而生。水文遥测系统采用遥测终端机对现场多种水文信息进行采集、处理,再将数据进行分段存储,在经过固定的时间间隔、或是接收到中心站查询指令时,终端机上传给中心站其需要的信息。中心站对现场信息进行分析、计算,最终在网站上向工作人员展示。在这一过程中,原始数据的采集和稳定上传是首要任务。如今,无线通信技术、传感器技术、计算机控制技术飞速发展,这为智能采集终端系统的研发提供了技术支持与理论支点。本文围绕农业水利数据采集终端的应用需求,针对当前市面上遥测终端机的不稳定、高功耗、维修成本高等缺点进行了硬件电路的设计以及各个模块嵌入式软件的开发。本文介绍的设计以低功耗芯片STM32L433VCT6为核心,囊括了多种工作模式以适应不同的现场环境,采用4G传输模组SIM7600C与中心站进行通讯,并且外接雨量、水位等传感器对水文现场实时数据进行采集,再通过铁电存储器FM24CL16以及NOR FLASH进行数据存储。终端机在监控数据的同时,一方面通过ADC实时监测设备其自身的供电电压以防止过压、欠压,另一方面通过配备自行设计开发的电量计量模组,对险情时泵机工作情况进行监控以确保后续排险工作正常展开。为了应对多种环境以及更多的现场需求,设备还预留了4-20ma电路、485、SPI以及多路开关量输入。终端机可以在实现低功耗的前提下满足设备稳定运行。与此同时,设备的唤醒按键以及ID门禁卡的存在等极大地方便了后期现场人员进行维护,设计还配备了相关的远程查询、控制软件来对水文现场进行全天不间断的数据采集与监控。为了终端机可以实际应用到现场中,本设计在完成功能诉求的同时,添加了国家标准的水利协议SL651-2014协议以及SZY206-2012协议,可以通过软件demo将水文信息清晰地展示在服务器界面上,并供给用户查询、监控。目前设计已经通过相关测试,并且已经投入生产。

关键词： 低功耗   移动智能设备   嵌入式   电源管理   设计模式  

摘要： 随着社会的发展和科技的进步,越来越多的移动智能设备逐渐走进人们的日常生活。由于大部分移动智能设备采用内置电池的方式提供电能,因此如何保证设备性能的同时,还能降低其功耗,进而提高电源系统的续航时间成为了需要重点研究的问题。为验证本文实验正确性,本文按照功能需求设计了一款智能学生卡。在设计过程中详细的分析了智能学生卡的耗电特征,根据系统需求且通过实际实验得出了智能学生卡的主要功耗来源,根据系统功耗的分布情况,对智能学生卡的软硬件部分进行节能设计。待系统节能设计完成后,再根据携带者工作特征与外界因素相结合设计出优化工作模式,从而达到再次降低系统能耗的目的。主要内容如下:1.在传统工作模式中,整体系统一直处于一种工作模式下进行工作,因此无论是在处理任务上还是整体能耗上效果都不是很理想。本文从硬件软件两个方面进行节能设计,并提出了对任务进行优先级处理与动态功耗管理的思路,降低系统负载,减少任务阻塞情况,使整个系统更加流畅,进而使电源系统能耗降低。2.工作模式对节能效果十分重要。本文通过实际的穿戴应用场景定制软件调度模式,在设计过程中利用携带者的身份特征,再结合时间与环境等外界因素,制定出适合自身的三种工作模式。根据三种不同工作模式的切换,进而做到交替使用外设功能模块,使高耗能模块的工作时间减少,并在空闲时尽可能使主控芯片进入更深层次的休眠模式,从而降低电源系统能耗。3.为了使工作模式切换更加流畅智能。本文增加预测优化模式来协助工作模式的切换。协同工作模式降低软件电源系统能耗。相对于传统的单一节能模式,本文提出的节能方式更加智能。通过软硬件协同预测优化模式共同工作,使整体电源系统节能效果明显。

关键词： 复合储能系统   ADVISOR二次开发   工作模式   模糊控制策略   低功耗  

摘要： 随着能源和环境问题日趋严重,大力推广纯电动汽车产业既是解决能源危机的有效方案,也是推进我国绿色发展的有力举措。目前,纯电动汽车大多采用蓄电池作为能量源,但是由于城市路况的多变性,电动汽车需要频繁的加减速切换,当电动汽车汽在加速运行时,会在蓄电池组内部产生很大的电流,对电池组构成很大的冲击,严重影响其循环寿命且由于蓄电池的能量回收利用率不高,当电动汽车在制动减速时,不能有效的回收能量。针对以上问题,综合利用蓄电池和超级电容电池高能量密度和高功率密度的优势,构建了以锂离子电池组和超级电容器组为储能单元的复合储能系统。由于系统中存在不同类型的能量源,因此,能量控制策略是复合储能系统的重要研究部分。主要研究内容如下:首先,针对大电流对纯电动汽车蓄电池组循环使用寿命影响较大的问题,构建了以锂离子电池和超级电容电池为储能单元、DC/DC变换器为中间连接装置的复合储能系统,并对各组成部分进行研究,包括锂离子电池和超级电容电池的充电和放电特性、容量特性以及DC/DC变换器的效率特性。在此基础上,通过对比锂离子电池、超级电容电池和DC/DC变换器的不同模型的优缺点,选择符合本文要求的各组件模型,并同时为电动汽车复合储能系统构造合适的整体结构。其次,对车辆仿真专用软件ADVISOR进行二次开发,使其具备对复合储能系统电动汽车的仿真能力。并在原锂离子电池组单独驱动、锂离子电池组和超级电容器组共同驱动、再生制动和纯充电传统工作模式的基础上,加入超级电容器组单独工作的模式,建立了新的工作模式。再次,以ADVIOR二次开发和改进工作模式为基础,考虑到使用传统逻辑门限方法制定能量控制策略时具有状态划分参数不准确的缺点,提出了使用模糊控制方法为复合储能系统电动汽车制定能量控制策略并使用ADVISOR进行仿真验证。将上述仿真结果与改进和未改进工作模式下制定的逻辑门限控制策略仿真结果之间做循环对比,验证改进工作模式和模糊控制策略均可降低流过锂电池组的电流,延长其循环使用寿命。最后,在对复合储能系统软硬件构造设计的基础上,搭建了低功率复合储能系统能量控制实验平台,并且以模糊控制方法制定能量控制策略,验证在改进工作模式下,复合储能系统的可行性与有效性。

关键词： 深度卷积神经网络   FPGA   可编程性   能效   并行性  

摘要： 深度卷积神经网络算法近年来迅猛发展,现已被广泛应用于图像识别、医疗诊断等领域。深度卷积神经网络通常在CPU、GPU、ASIC、FPGA等平台实现,现有的深度卷积神经网络处理器主要被用于高端应用,如自动驾驶汽车,数据中心和智能手机,其注重产品性能。而对于物联网应用,更注重产品功耗与产品成本。此外可编程性对于处理器支持不同的深度卷积神经网络算法也尤为重要。本文提出一种专用于物联网应用的低功耗低成本可编程深度卷积神经网络处理器。本文首先对深度卷积神经网络处理器的国内外研究现状进行分析,介绍在不同平台实现深度卷积神经网络处理器的最新成果。根据处理器的应用需求不同,提出本文所设计的低功耗低成本可编程深度神经网络处理器。接下来本文对深度卷积神经网络算法的基本概念、硬件实现、并行性特征进行介绍。从理论层面验证卷积层、池化层、激活函数与全连接层硬件实现的可行性,同时从卷积核内并行性、输入通道并行性与输出通道并行性三个维度对本文深度卷积神经网络处理器并行计算设计进行分析,并提出衡量处理器性能的三种参数。然后在可编程深度神经网络处理器硬件设计部分,本文采用五种创新技术。在处理器低功耗设计部分,本文采用基于“簇”的“S”型读取策略与数据复用技术,达到对数据的最大化复用,减少存储区读取次数从而降低功耗;本文采用基于“图”累加的方式完成中间特征图累加操作,减少输入特征图像重复加载次数从而降低功耗;将近零值过滤与零值跳过技术结合,屏蔽零值数据的传输和计算从而降低功耗。在处理器低成本与可编程设计部分,本文采用可编程层处理计算架构,通过复用层处理计算架构完成深度卷积神经网络所有层操作,减少硬件资源降低设计成本,同时其可编程性也增强处理器的灵活性。并且处理器采用基于“行”型数据存储结构,加快数据读取速度,在数据读取与计算间取得平衡,提升处理器整体速度。最后本文使用Vivado 2017.1套件作为开发和仿真工具,给出仿真结果。并在Xilinx Virtex-7 FPGA VC707评估套件进行硬件验证。对基于FPGA的可编程深度卷积神经网络处理器进行准确率分析与性能分析,本文处理器获得了31.01GOPS/W,0.22GOPS/DSP的成绩,优于现有的几种深度神经网络处理器。同时针对本文所提出的可编程深度神经网络处理器进行总结,并对后期优化提出建议。

关键词： MEMS地震检波器   Sigma-Delta调制器   低功耗   放大器设计  

摘要： 地震检波器在地震勘探中起到检测接收地震波数据的作用,其工作效率、采集的数据量直接影响着后续的数据分析处理。不同于传统地震检波器内部采用的动圈式传感器,MEMS地震检波器内部采用了电容式传感器,其动态范围更大。并且MEMS地震检波器内部集成了模数转换模块可以直接输出数字信号,避免了模拟信号在传输中的损耗。新型的MEMS地震检波器可以很好地满足未来数字化的地震勘探需求,但其内部的模数转换模块需要上电工作,而且地震勘探需要长时间的稳定工作来获取足够多的信息样本以供后续的分析处理,因此低功耗的MEMS地震检波器是一个研究的热点。本论文针对MEMS地震检波器的模数转换器中的Sigma-Delta调制器展开研究。包括对Sigma-Delta调制器内部的各个子电路模块进行研究设计调试,并进行电路级的仿真;电路级调试仿真通过之后进行版图的布局布线绘制,绘制完成进行版图级的后仿真;通过代工厂进行Sigma-Delta调制器的芯片流片,最后在芯片返回后进行芯片级的测试。对Sigma-Delta调制器各个子电路模块进行设计,包括对带隙电压基准、时钟产生电路、放大器、积分器以及一位量化器的电路进行设计调试。针对低功耗的要求,设计了低功耗的带隙电压基准和第一级放大器;并且考虑积分器的非线性因素,设计线性度好的积分器结构。进行电路版图的布局绘制,并在版图布局布线中进行优化。版图绘制完毕,通过DRC、LVS、PEX测试后对版图PAD进行优化确定最终引脚;优化版图金属密度以达到加工要求;考虑芯片加工切片问题加入ESD保护模块。最后向中科院微电子所投片,由中科院微电子所向SMIC厂商投片。芯片返回后进行芯片级的测试,将芯片裸片点胶保护后封装在PCB测试板上,外接电源和输入信号的滤波电路,通过搭建好的测试平台进行芯片实测。本设计在SMIC 0.18um工艺,1.8V的电源电压下,完成了两阶Sigma-Delta调制器的电路设计、版图绘制以及最终的流片芯片测试。结果表明所设计的Sigma-Delta调制器的功耗仅为3.05mW。