关键词： PCIE   控制模块   电源域   低功耗设计  

摘要： 近年来随着芯片集成度和复杂度的提高,芯片的功耗也随之快速增长。芯片功耗过大会导致一系列问题,比如器件稳定性变差、封装可靠性降低及电子产品续航能力下降等。功耗已成为影响集成电路发展的重要因素,而在低功耗设计研究方面的进展变得愈加关键。芯片的低功耗设计在各个设计层次上都有对应的设计方法,本次论文的研究着重进行在RTL级上的低功耗设计的研究。本次论文希望通过对目前芯片低功耗设计方法的理解,以及对PCIE模块低功耗机制的分析,研究在RTL级上基于子系统控制模块的降低PCIE模块功耗的低功耗设计方法。首先通过查阅有关SOC低功耗设计的相关资料,并研究工程中已有的SOC低功耗设计,对现阶段常用的几种低功耗设计的思想和方法进行分析,掌握基本的RTL级低功耗设计相关的理论和思路。然后对PCIE模块的基本架构和功能进行理解,并分析PCIE模块内部已有的电源管理机制。同时理解芯片子系统控制模块的基本架构和功能,并分析控制模块与子系统内部其它模块进行交互的机制。之后分别通过对PCIE模块的电源和时钟进行控制的思路实现在RTL级上的两种PCIE低功耗设计方法。论文实现的两种PCIE低功耗设计方法的思路如下。第一种是通过PCIE模块与子系统控制模块之间的交互,在PCIE内部进行电源状态转换的同时关断不需要工作的PCIE电源域的电源。第二种是通过检测对应的PCIE电源域的工作状态,动态调整工作时钟的频率,实现空闲状态下时钟频率的自动降低。论文在最后对所实现的两种PCIE模块的低功耗设计进行了功能验证和功耗仿真,并且功耗数据结果表明第一种设计能够降低约27.0%的PCIE Controller运行功耗,第二种设计能够降低约1.5%的PCIE Controller运行功耗,而同时实现两种设计则能够降低约27.4%的PCIE Controller运行功耗,从而验证了本次设计达到了预期的目的,即通过硬件机制更大程度的降低了PCIE模块在运行过程中所产生的功耗。本次论文中的PCIE低功耗设计与以往项目中的不同点在于通过对硬件机制的调整实现PCIE模块运行过程中对其电源和时钟更大程度上的自动控制。其一,在UPF文件中加入保持单元实现在电源域断电前保存模块信息,并允许在L12链路电源状态下对VMAIN电源域进行关断,从而实现通过硬件机制自动关断VMAIN电源域的功能。其二,通过判断VMAIN电源域中模块的工作状态来选择空闲状态下的时钟频率或工作状态下的时钟频率,从而实现通过硬件机制自动调整工作时钟频率的功能。论文中提出的低功耗设计方法基于对现阶段常用低功耗设计思想的研究以及项目中已有设计的分析,并通过功能验证和功耗仿真保证了设计的正确性,具有良好的项目基础和实用价值。

关键词： JAVA多线程   网络课件   《药物分析学》  

摘要： 多线程技术是JAVA语言的一个重要特色,它使JAVA程序可以同时多路运行,支持多任务并行处理,提高了资源利用率和程序的执行效率.本文首先介绍的是JAVA多线程技术,然后结合《药物分析学》网络课件中心介绍了JAVA多线程技术在网络课件开发中的具体应用.

关键词： 低能量功耗能源设计   硬件功耗设计   低能源功耗设计  

摘要： 嵌入式操作系统的低功耗系统设计策略需要对各种因素和系统总体规划目标进行全面设计分析.在产品设计之初,各种因素通常来说是相互受到制约和相互影响的.降低操作系统使用功耗的这些措施有时还可能会带来其他'负面影响'.因此,降低系统的数据总体处理功耗也就需要仔细的数据分析和精确计算.本文主要介绍了从系统硬件设计角度上在设计基于单片微控制器的低成本功耗智能嵌入式操作系统时候所需要特别考虑的一些关键问题.

关键词： FPGA   低功耗设计   串口通信   驱动电路  

摘要： 随着半导体行业和集成电路的快速发展,芯片的工作频率与集成度迅速提高,电路的功耗也在迅速增加。然而功耗的增加会导致芯片发热,降低电路设计的可靠性以及稳定性,增大电路的设计成本。因此,功耗已经成为集成电路设计的重要约束条件。通常采用门控时钟技术减少电路中冗余状态的翻转来实现低功耗电路设计,但是门控时钟技术在降低系统功耗的同时会增加门控电路的复杂度,带来一些额外的附加功耗,而且会增加电路系统中的竞争冒险。本文将基于算法优化与电路控制的两种门控时钟技术相结合,提出一种新的低功耗时序电路设计方法,并将其运用到串口通信驱动电路设计中。在优化算法上,引入行为卡诺图的分析设计理念,直观展现出电路中每个触发器的冗余时钟信号的分布;在电路结构中,依据电路系统中的状态转换特性,合理的选择由门控电路构建的自控触发器,并以4位扭环型计数器为设计实例,将与非结构、或门结构以及异或结构的新型4位扭环形计数器与传统的4位扭环形计数器相比较,发现异或结构能全面消除电路系统中的冗余时钟信号,从而降低电路系统中所存在的功耗。最后将硬件驱动电路与门控时钟技术相结合,设计了一个基于FPGA的低功耗串口通信驱动电路,通过消除驱动电路中的冗余时钟信号来降低驱动电路的整体功耗。通过Quartus II进行时序仿真验证了本文设计的新型低功耗时序电路以及低功耗串口通信驱动电路的优越性与可行性。本文研究的基于FPGA的低功耗串口通信驱动电路设计,能够应用于降低其他驱动电路功耗的设计中,为其设计者提供了一定的参考。

关键词： Kalman滤波   室内定位   板载天线场型  

摘要： 随着全球定位系统 (Global Positioning System, GPS) 的普及，近年室内定位也如火如荼的发展，台北地下街也使用相关技术，降低民众迷失在地下街的机率。低功耗与低成本的单晶片微控制器和感测模组是提高普及度的一大关键。 本论文提出利用多台已知方位闸道器，经由不同领域技术整合，动态计算Beacon模组信号强度，多点定位Beacon位置，有别於现行主流，使用手机获取已知方位Beacon信号强度加以计算手机位置。利用本论文的方案，将可大幅降低成本，提高家庭与商业使用率，定位点的续航力也可从一天提高到半年，除去充电对使用者带来的不便。并且将数据经由中央控制器储存，做到实时监控与历史资料查看等功能，藉此成为物联网时代重要的一环。

关键词： 煤气罐监控   NB-IoT   低功耗   支持向量机   全球卫星定位系统  

摘要： 近年来在国家大力进行生态文明建设,推进“煤改气”的同时,煤气泄漏、爆炸事件时有发生,对居民人身财产造成重大威胁。通过对煤气泄漏、爆炸原因进行分析,发现造成事故的主要因素为用户不当的使用习惯和煤气罐的质量问题,因此加强煤气罐管理势在必行。可以通过技术手段实现煤气罐实时、数字化地管理,提高对煤气罐管理的水平。根据煤气罐安全监控的需求,设计了一款用于对煤气罐实时监控的终端设备。监控终端可以实时感知煤气罐所处环境信息,并将信息通过NB-IoT(窄带物联网)网络上报给物联网云平台。物联网云平台接收并保存终端信息,可以随时查看煤气罐温度、煤气余量、位置等状态信息,并对火灾、煤气泄漏等危险事件进行报警。设计了运输模式判别算法用于低功耗控制并移植到单片机中。测试结果表明,该终端结构合理、数据采集准确、通信能力强、功耗低,能够满足煤气罐安全监控的需求。本文的工作主要为以下五个方面:(1)对煤气罐使用过程中的问题进行了分析,对现有煤气罐安全管理技术进行了调研,研究了 NB-IoT技术的发展。在此基础上,进行了煤气罐监控终端的需求分析,提出了煤气罐监控系统、终端结构、终端硬件的方案。还讨论了设计中数据可靠采集与传输、低功耗控制和防爆问题,给出了相应的解决办法。(2)对煤气罐监控终端硬件按模块进行了器件选型和电路设计。硬件电路设计包括主控模块、煤气浓度传感器、温度传感器、电池电压采集电路、压力传感器、定位模块、NB-IoT无线通信模块、电源模块及PCB的设计。(3)对煤气罐监控终端软件进行了详细设计。设计智能控制软件,按照低功耗算法,控制系统工作流程。设计数据采集程序分别采集煤气浓度、温度、电池电压、压力、位置信息。设计数据上报程序,使系统可以进行远程无线通信。设计云平台接收程序,保存并处理接收到的终端数据。(4)针对低功耗控制问题,设计了运输模式识别算法。通过GPS原始数据提取速度、距离、转向角三个特征向量,选择SVM(支持向量机)算法构建模型进行运输模式判别,经过测试,判断准确率达95.3%,并介绍了算法在单片机中的实现。(5)设计实验完成了对煤气罐监控终端的结构、功能和性能、功耗进行了测试。实验结果表明,设计的煤气罐监控终端满足系统设计要求,能够实现数据采集和上报的功能,功耗也控制在合理范围之内。

关键词： 低功耗蓝牙   智能语音   智能互联  

摘要： 本文在智能语音领域针对当前智能设备语音控制大多局限在一个房间内部的问题,设计了一种具有扩展性,支持多房间智能语音输入的方案。在原有智能设备的基础上扩展了低功耗蓝牙(BLE)语音传输功能,实现了远距离的语音传输,通过结合麦克风阵列算法使得每个智能终端都能实现精准的语音唤醒和控制语音拾取功能。支持语音输入和处理的BLE芯片越来越多,也使得该方案在成本和实施上变得更加容易。

关键词： 低通滤波器   载波电路   射频跟随器   乘法器电路  

摘要： 本电路结构设计的是同步检波电路,采用芯片实现对普通调幅波等信号的解调的功能,电路由载波产生电路单元模块、射极跟随器、乘法器电路单元模块、低通滤波器四个模块组成。载波电路能产生左右的频率,幅度值为左右的载波信号。乘法器电路能将AM波与同频载波相乘,再通过滤波器,实现AM波的同步检波。

关键词： 无线能量传输   射频能量传输电路   稳压电路  

摘要： 在前几世纪，人们发现了电，并使用电发展了许多工具，间接造成而後的工业革命，人们逐渐以机器取代人力与兽力，以大规模的工厂取代手工生产，进而发展出现代的科技革命。到了现今社会，拜着科技革命之赐，众多的电子产品充斥在我们周围，有些电子产品使用了RFID技术，为了使我们可以更便利於生活上，有些工厂，靠着自动化的设备，能够日以继夜的不停地生产，再者，我们身旁也有许多生理讯号的监控系统与环境的感测器，能够随时提醒我们，自己的身体状况，与外环境是否适合我们外出；在这些便利的系统与设备中，都有一个最为重要的课题，就是都必须供电方能达成其仪器所要完成之目的与工作。 现今生活中的任何电子设备与作为辅助的监控系统，都需要透过外部连接电源，或是以一次性与可充式的电池作为供电，使用外部电源做为供电的电子设备会被电源的距离所局限，不适合拿来做为我们随身电子设备的电源供应方式，因此我们使用电池做为随身电子设备的最主要供电电源，可充式电池虽然有利於装置随时移动，但仍然由一大问题是必须经常更换电池，以保持电子装置持续运行，且电池在不停的充放电过程中，也会逐渐地降低电池的寿命，因而我们提出一个电路架构，使用无线充电的方式，对必须经常更换电池的行动设备进行无线充电，解决其因电池电量所造成的种种问题。 在无线能量传输技术中，主要分成三大类，电磁感应、磁场共振、无线射频。一、电磁感应:使用电磁感应为目前最常见也最为广泛的无线能量传输技术，藉由透过发射端与接收端的线圈交互感应，变化其磁通量产生感应电动势形成感应电流，进而实现无线能量传输的技术。在应用上而言，即是使用法拉第的电磁感应定律，利用供电端的线圈进行供电，供电端的线圈会产生磁力，而接收端的线圈则会接收磁力形成电动势产生感应电流对电池进行无线充电。二、磁场共振:磁场共振是使用特定频率来进行无线能量传输的技术。在磁场共振中，将发射端与接收端达到特定频率，使双方可以形成磁场共振现象，再藉由其线圈接收能量完成无线能量传输技术。磁场共振能量传输技术相较於电磁感应传输距离更远，且更容易穿透非金属物质。三、无线射频:无线射频能量传输技术是将能量透过无线电波的方式进行传导，接收端则是使用天线将传输的能量接收下来。无线射频能量传输技术相较於磁场共振更远更广泛，但缺点为无线射频能量传输发射端的天线为无方向性的能量传输，因此传输速率比较差。 我们使用UMC 0.18 μm 制程实现一个无线射频能量传输电路，透过接收端的天线，我们将收集到的能量进行整流与稳压，产生稳定的1.8V供应电压，可做为供应电压源给类比电路与数位电路进行使用，且无线射频能量传输电路在2.45GHz 的操作频率下，在最低-17dBm的输入讯号下，仍可以提供稳定的1.8V直流电压。

关键词： algorithmic pipelined ADC   residue curve   total required transconductance   MDAC errors   slew rate boosting   switched-capacitor circuits   linear settling   high speed pipelined ADC   high-performance ADCs   broadband ADC   forecasting technique   low power   Class B amplifiers  

摘要： The dissertation presents architecture and circuit solutions to improve the power efficiency of high-speed 12-bit pipelined ADCs in advanced CMOS technologies. First, the 4.5bit algorithmic pipelined front-end stage is proposed. It is shown that the algorithmic pipelined ADC requires a simpler sub-ADC and shows lower sensitivity to the Multiplying DAC (MDAC) errors and smaller area and power dissipation in comparison to the conventional multi-bit per stage pipelined ADC. Also, it is shown that the algorithmic pipelined architecture is more tolerant to capacitive mismatch for the same input-referred thermal noise than the conventional multi-bit per stage architecture. To take full advantage of these properties, a modified residue curve for the pipelined ADC is proposed. This concept introduces better linearity compared with the conventional residue curve of the pipelined ADC; this approach is particularly attractive for the digitization of signals with large peak to average ratio such as OFDM coded signals. Moreover, the minimum total required transconductance for the different architectures of the 12-bit pipelined ADC are computed. This helps the pipelined ADC designers to find the most power-efficient architecture between different topologies based on the same input-referred thermal noise. By employing this calculation, the most power efficient architecture for realizing the 12-bit pipelined ADC is selected. Then, a technique for slew-rate (SR) boosting in switched-capacitor circuits is proposed in the order to be utilized in the proposed 12-bit pipelined ADC. This technique makes use of a class-B auxiliary amplifier that generates a compensating current only when high slew-rate is demanded by large input signal. The proposed architecture employs simple circuitry to detect the need of injecting current at the output load by implementing a Pre-Amp followed by a class-B amplifier, embedded with a pre-defined hysteresis, in parallel with the main amplifier to boost it