关键词： WBAN   可穿戴设备   生理电信号   模拟前端   集成电路   低功耗   低噪声   高输入阻抗   干扰消除  

摘要： 由于现代医疗的行业需求,以及微电子技术的发展,生物电信号监测系统向着微型化、可穿戴、集成化、网络化、数字化、智能化的方向迅速发展。生理电信号采集模拟前端电路是可穿戴生物电信号监测系统的核心组成部分,其性能决定了所获取信号的质量、量化精度、干扰抑制能力等,低功耗、低噪声、高度集成的模拟前端电路已经成为未来先进电子领域的重要研究方向。生物电信号幅值普遍在微伏至毫伏级别,频率在几十赫兹左右,同时生物电极与人体接触不稳定,因此生物电信号的采集极易受到电路中低频噪声、电源工频、运动伪影以及电极失调等因素的干扰。这就为高性能信号采集电路的设计带来了很大挑战。本文研究了生物电信号采集处理的关键技术,重点介绍了在模拟前端电路中实现低功耗、低噪声、高输入阻抗以及消除干扰的技术,突破了高性能、低功耗、小体积可穿戴模拟前端集成电路的关键技术瓶颈,有效提升了生物电信号检测系统的整体性能。本文首先介绍了生物电信号以及生物电极的特征,阐述了生物电信号采集的模拟前端电路方案与关键技术问题,并列出了模拟前端电路的指标要求。研究了电路系统与晶体管级的噪声优化方法,研究了低功耗模拟前端电路的实现方案,研究了提高前端电路等效输入阻抗的方法,给出了低噪声、低功耗、高输入阻抗的电路实现技术。研究了生物电信号干扰的产生机理与消除方法,实现了对电极直流失调、工频干扰、基线漂移等干扰的消除。本文实现了一种低噪低功耗高输入阻抗伪差分斩波模拟前端电路,该电路用于实现ECG信号的采集与处理。为了满足WBAN对生物节点芯片的功耗、性能、面积等要求,本文提出了一种新型低功耗前端电路架构,其中集成了伪差分电容耦合斩波放大器、开关电容滤波器、连续时间-ΣΔ调制器。引入伪差分结构和负电容电路来增强电路输入阻抗。采用斩波调制技术有效降低了电路的1/f噪声和输入失调电压,并加入了直流反馈环路抑制电极直流失调电压,以及纹波抑制环路抑制输出信号中的斩波纹波,为了抑制工频干扰加入了右腿驱动电路。为了适用于不同个体与环境下心电信号的采集应用,该前端电路实现了增益可配置。基于SMIC 0.18μm CMOS工艺进行了电路和版图设计,并完成了流片、封装和测试。测试结果显示:该前端电路的功耗为84μW,输入阻抗为2.5GΩ,输入积分噪声为0.7μV,CMRR为87.3dB,PSRR为81.8dB,整体有效位数为12.7bit,电路各项指标均满足可穿戴应用设计要求。本文还提出了一种低功耗的电流复用的ECG信号模拟前端接口电路,该接口电路的信号采集与处理路径由电流复用斩波仪表放大器、开关电容滤波器、LSB-first SAR ADC构成,并且加入了右腿驱动电路来消除50/60Hz工频电源线干扰。该CMOS模拟前端电路中多个通道复用同一电流复用运算放大器,从而降低了前端仪表放大器的功耗。通过新型电阻电容相结合的斩波耦合方式提高了电路输入阻抗。同时针对心电信号低频低活跃度的特性,在SAR ADC中采用新型的LSB-first时序算法极大地降低了模数转换功耗。基于TSMC 65nm CMOS工艺对该接口芯片进行了电路搭建、仿真、版图设计,并完成了电路测试。该接口电路芯片面积为0.52mm,功耗为7.9μW,输入阻抗大于2.4 GΩ,等效输入积分噪声为1.6μV,CMRR为93dB,PSRR为85dB,整体有效位数为9.4bit,并且该接口电路具有±300mV的电极直流抑制能力。

关键词： 低功耗广域网   LoRa   节点   网关   服务器  

摘要： 随着物联网信息技术的快速发展,广域网络的应用已经普及,针对低功耗、广覆盖、大接入、低成本的物联网应用场景其需求也在不断增加,为了满足这类场景的应用需求,低功耗广域网（Low-Power Wide-Area Network,LPWAN）技术应运而生。LPWAN技术因具有低功耗、长距离、多连接等特点,已迅速成为智慧城市、智慧农业和智慧水务等大范围、大规模的物联网场景的主流技术。LoRa（Long Range）作为LPWAN中的代表性技术之一,在国内外都得到了初步的发展和较为广泛的应用。本论文主要以LoRa为基础,对低功耗广域物联网进行分析研究,设计了一套基于LoRa的低功耗广域物联网系统。主要工作内容如下:（1）研究分析LoRa技术的实现原理和特点,验证LoRa对于低功耗广域物联网场景下应用的可行性。根据国内外LoRa技术的应用情况,对LoRa技术和低功耗广域物联网进行研究分析,采用传统的物联网三层技术构架设计本系统的框架结构。根据低功耗广物物联网的应用需求,分析节点、网关和服务器在实际应用中的作用,以及应具备的软件功能和硬件性能,设计了节点、网关的硬件结构,以及服务器的基本构架。（2）根据节点、网关的硬件结构,结合实际应用场景,首先对节点、网关硬件进行选型分析,最终确定硬件采用的的芯片及模块的型号规格;然后对节点、网关硬件电路进行设计实现。（3）设计适合本系统的LoRa低功耗广域网的通信协议,实现系统节点与网关、网关与服务器之间的通信,以及节点、网关和服务器的相关功能,并对节点、网关和服务器进行一系列的测试实验,验证系统的可行性和稳定性。本文设计的低功耗广域物联网系统,实现了LoRa技术在低功耗、远距离、低成本的物联网场景中的应用,解决了传统物联网应用远距离和低功耗不可兼得的难题。并将该系统结合现代农业,进行了实地部署试验,进一步验证了系统的有效性和稳定性,同时对本研究进行了总结分析,提出系统优化方向,为今后深入研究提供了一定的参考。

关键词： 关键词识别   特征提取   神经网络   极低功耗  

摘要： 语音唤醒是人机交互的重要入口之一,通常以识别少量的关键词来实现唤醒功能,因此关键词识别技术(Keyword Spotting,KWS)已经成为语音识别领域中的一项关键技术。关键词识别电路在电子设备中通常作为开关的功能使用,这一功能特性决定关键词识别电路处于一种始终保持运行的常开(Always-on)状态,因此对关键词识别电路的极低功耗要求越来越迫切,尤其是在物联网和可穿戴设备等电池容量有限的应用场景中。基于此,本文设计了一种基于深度神经网络的极低功耗端到端关键词识别电路。本文对关键词识别电路所要实现的算法和模型进行了低精度量化等压缩处理,以减小电路的存储和计算资源。对梅尔频率倒谱系数(Mel Frequency Cepstrum Coefficient,MFCC)特征提取算法进行分步分级混合精度量化;基于深度可分离卷积神经网络(Depthwise Separable Convolution Neural Network,DSCNN),利用二值化和固定精度量化等处理方法,训练得到了一个可用于两个关键词识别的“轻量级”混合精度的深度可分离卷积网络。本文对量化后的特征提取算法以及神经网络模型分别进行电路设计,提出了一种极低功耗的关键词识别电路。主要工作及创新点包括:(1)对特征提取电路进行分模块设计,并根据运算步骤进行分帧流水式设计,将特征提取电路的运行频率降低为原来的1/4。(2)设计了由计算单元(Process element,PE)阵列、存储模块、数据映射模块及控制状态机组成的神经网络处理电路,PE单元采用混合精度乘累加器(Multiply and Accumulate,MAC)设计,对其数据表示方法进行了特殊处理以降低PE阵列功耗。(3)基于语音特征流数据的输入特点,使用语音流数据复用方式,将网络的8比特和1比特计算量分别削减为复用前的5%和7.34%,将神经网络中间数据的存储规模削减为复用前的28.6%。本文采用TSMC28nm工艺进行了电路仿真。实验仿真表明本文提出的关键词识别电路可实现2个关键词的识别功能,准确率达95.6%。电路在40kHz频率下运行,特征提取电路和神经网络处理器的功耗分别为0.28μW和0.12μW,整体关键词识别电路功耗仅0.4μW,低于国内外同类设计。

关键词： 低功耗发射机   注入锁定   边沿耦合   谐波抑制   无电感设计  

摘要： 随着当今无线通信系统对发射机的性能指标要求越来越严苛,传统的发射机架构和技术已经逐渐无法满足无线通信系统的要求,特别是在发射机电路的低功耗和小型化方面。鉴于如物联网、MICS和ISM频段等对电子设备的低功耗和可穿戴要求和规定,本文主要研究并设计一种基于注入锁定和边沿耦合的433MHz低功耗谐波抑制发射芯片。本文对国内外关于发射机的研究现状进行较为详细的调查研究,分析比较现有的几种倍频技术和谐波抑制技术,从电路原理角度进行深度分析,确定最适合本文发射机应用需求的技术:注入锁定边沿耦合倍频技术和多路移相调幅的谐波抑制技术。为了实现无电感设计,本文结合上述两种技术,提出低频多路移相,高频调幅合成的设计思路。发射机关键电路主要包括:两级注入锁定环形振荡器(ILRO,Injection-Locked Ring Oscillator)、谐波抑制边沿耦合器(HREC,Harmonic-Rejection Edge Combiner)以及延时电路。本文针对注入锁定环形振荡器建立线性建模并进行数学推导,对本文设计的两级ILRO建模分析其锁定范围和相位误差改善特性,详细分析核心电路HREC的设计原理和工作时序,阐述具有谐波抑制功能的阶梯波的产生过程。最后,采用TSMC 0.18-μm CMOS工艺进行发射机芯片的版图设计,提出寄生参数后进行后仿真验证和分析。从仿真结果可以看出,本文设计的发射机芯片在无LC选频网络情况下,基于48.1MHz参考信号,通过注入锁定以及边沿耦合得到433MHz阶梯状射频输出信号,三、五次谐波抑制度分别可达28.8dBc和25dBc,输出功率为-19.5dBm,整个系统的功率消耗为1.5mW,满足系统的设计指标。

关键词： 非晶铟镓锌氧化物   薄膜晶体管   射频识别标签后端电路   低功耗  

摘要： 以a-IGZO薄膜晶体管(TFT)为代表的非晶氧化物TFTs具有高迁移率、高开关比、高透光率等优点,其在射频识别(RFID)技术领域的应用逐渐引起人们的关注。RFID标签电路的性能对于增大标签感应距离、提高信息存储量和通信稳定性具有重要意义。由于目前难以制备出性能一致的N型和P型的非晶氧化物TFT,因此基于非晶氧化物TFT的RFID标签后端电路中一般采用单极型晶体管实现,与采用硅基工艺的芯片相比,其在功耗、摆幅等性能方面仍有待提高。因此,本文从逻辑门电路设计和系统电路架构两个方面优化RFID标签后端电路。通过研究现有反相器的拓扑结构,提出一个采用动态负载的三级架构非晶氧化物TFT反相器。由输出信号驱动的动态负载替代Pseudo-CMOS反相器中的二极管连接负载,使输入级的输入管与负载管驱动信号互补,实现反相器零静态电流,降低电路功耗。由于上拉管的驱动电压与输出电压形成正反馈,反相器通过反馈通路钳制输出电压幅值,提高输出电压摆幅。针对基于伪CMOS或非门的D触发器存在功耗较大等问题,提出一种采用外部偏置或非门的D触发器,并优化电路拓扑结构。在时钟信号为高电平时,外部偏置电压钳制维持-阻塞电路输出低电平,在锁存输出信号的同时降低或非门的输入级电流。分析表明,提出的低功耗D触发器在响应速度不变的情况下有效减小静态功耗。提出一种超前置位时钟振荡器,其中反相器的负载晶体管由上一个反相器的输入电压驱动,与输入电压相位相反,在实现较高振荡频率的同时降低功耗,提高输出摆幅。针对现有三相时钟曼切斯特编码电路功能单一,需要多个时钟信号的问题,设计了一种双模式曼切斯特编码电路,在单时钟信号的驱动下可以实现标准曼切斯特编码和差分曼切斯特编码两种功能。仿真结果表明,与伪CMOS反相器相比,采用动态负载的三级架构反相器输出摆幅提高了13.13%,静态电流最大减小98.54%。与基于伪CMOS或非门的D触发器相比,本文提出的D触发器在维持输出摆幅和响应速度基本不变的同时,功耗最大减小了78.07%。

关键词： X射线   CMOS   前端读出电路   CTIA   大动态范围   低噪声   低功耗   可变灵敏度  

摘要： X射线是一种不可见光,具有强穿透性,因此被广泛应用于医学成像、工业检测、安检等领域。随着应用领域不断扩大,应用环境越来越复杂,对于成像质量的要求也越来越高。本文结合实际要求,对应用于X射线图像探测器的前端读出电路进行研究和设计。本文介绍了X射线探测器前端读出电路的发展趋势。随着待测粒子能量范围越来越大,前端读出电路的动态检测范围也在增大,工作速度在增快,但对低能量粒子检测的灵敏度低,输出信号在线性度、功耗和噪声等方面存在不足。为解决该问题,在检测范围大的情况下提高低能量粒子检测的灵敏度,并具有高帧频、高线性度、低功耗和低噪声,本文通过参考国外研究,研究并设计了自适应变化灵敏度的X射线探测器前端读出电路的框架结构。在框架结构中,电容跨阻放大器(Capacitance Trans Impendence Amplifier,CTIA)可实现输出信号的高线性度,相关双采样电路(Correlated Double Sampling,CDS)可用于消除噪声、提高输出信号的信噪比,积分电容控制模块用于实现灵敏度自适应可调。本文基于0.13um CMOS工艺,对前端读出电路进行了电路设计和版图设计,给出了相关设计参数和仿真结果。芯片进行实际流片后,测试结果表明,本文设计的前端读出电路像素阵列为32×16,可以实现自适应可变灵敏度的积分功能。在3.3V电源供电下,工作帧频可达到10KHz,线性度达到99.95%,总功耗为85.4uW,输出摆幅至少达到1.5V,等效噪声电荷约为62.5e-,单个像素尺寸为150um×150um。

关键词： 舱内   mesh   低功耗   软件无线电   频谱切换  

摘要： 由于舱内空间资源有线,无线通信技术对大型机械设备状态的监测具有很重要的应用前景。但舱内复杂的电磁环境和空间构造对无线通信系统造成的多径干扰降低了系统的通信可靠性,因而封闭空间内无线自组网技术对提高通信可靠性具有重要的作用。针对舱内特殊的应用环境和需求,提出基于mesh网络的无线通信系统,能实时可靠将采集舱内设备的振动信息无线传输至监测中心,进而对设备健康状态进行分析处理。论文首先完成对舱内无线通信技术的调研分析,设计了以ESP32为基础的mesh网络,具备网络自组织、自修复的特点。完成mesh节点的软硬件设计,实现高速数据采集及传输的功能。设计节点射频休眠的工作机制,通过根节点协调网络节点工作状态切换,降低了50%的节点平均功耗,延长了网络的生命周期。并通过软件无线电完成频谱分析感知,联合历史信道信息,预测出具有最小切换概率的信道,降低了27%的切换次数。最后对系统进行测试,通信系统具备高传输速率、低传输延时、工作能耗低以及抗电磁干扰能力强的特点,满足舱内数据传输的需求。

关键词： 低功耗   石英晶体谐振器   自加热   加热电极   隔热  

摘要： 针对恒温晶体振荡器(Oven Controlled Crystal Oscillator,OCXO)低功耗技术进行研究,为解决国内供货能力不足问题,论文设计研制了一款低功耗恒温晶振器件。通过对恒温晶振的各组成部分的功耗分析,设计了一款基于自加热晶体谐振器技术的低功耗恒温晶振结构。该结构设计实现了谐振、加热、感温于一体,提高了热量传递的有效性,又通过有效的隔热设计,降低了热损,从而实现了恒温晶振的功耗降低。为解决自加热晶体谐振器热应力问题,晶片设计选用双转角SC切型的设计。通过对单转角切型的角度测量设备的X光管及接收管大臂角度的修正,并引入峰间距的概念,规避了大臂加工精度的难题,解决了双转角圆片角度的测量问题。通过晶片角度对应谐振器的温度拐点测试验证,角度测量准确。通过对磁控溅射镀膜设备真空系统、Ar流量控制系统、冷却循环系统的改造,采用合金靶镀膜的工艺,实现了精确比例Cr20Ni80合金膜的镀制,并辅以退火工艺的研究,实现了自加热晶体谐振器加热电极膜的制作。经测试,加热电极膜电阻在15-20Ω,符合设计要求。通过多触点低漏率冷压焊基座的研制,解决了感温器件的放置问题,实现了石英晶片温度的无时延测量。通过使用B模频率验证,其测温准确度可达到0.2℃,因而使其测温更准确,功率波动更小。选取了热传导系数小的材料,设计了隔热器件,对自加热晶体谐振器直接隔热,大大降低了谐振器的热损,计算其热传递的等效功率约为0.0312W,大幅降低了温度控制电路的功耗。经过实验,制作自加热晶体谐振器,装配隔热组件,匹配振荡电路、输出电路等辅助电路后得到样品,测试样品的各项参数,其开机功率<1W,待机功率<100mW,开机时间<120S,样品功耗指标满足课题要求。相位噪声指标与常规恒温晶振一致,日老化优于0.1ppb,表明该类型产品的其他参数并未受加工制程改变而影响。基于自加热晶体谐振器技术设计的低功耗恒温晶振,产品指标满足课题要求,达到了国外研究水平。

关键词： 无线传感器网络   低功耗   自适应动态分簇   模糊逻辑  

摘要： 无线传感器网络(Wireless Sensor Networks,WSNs)主要用来对监测区域的信息进行协同感知与处理。传感器节点的能量有限,当监测区域较为偏远或危险时不便于更换节点。此外,多个传感器节点对同一区域采集的数据可能会存在较多的冗余信息,不仅会影响通信开销还会消耗大量的能量。因此,解决WSNs中的能耗问题有重要的应用价值。数据融合技术通过特征提取或数据压缩等方法去除网络中的冗余信息,减少传输数据量,提高数据收集的效率。在分簇的结构中进行数据融合能够提高信道利用率,均衡网络能耗。为了解决已有分簇方案选取簇头的方法考虑因素单一的问题,本文利用模糊逻辑,引入多种影响能耗的因素综合进行簇头的选取,延长网络的使用寿命。论文的主要工作内容归纳为以下三个方面:(1)首先分析和比较了低功耗自适应分簇算法(Low Energy Adaptive Clustering Hierarchy,LEACH)和基于异构网络设计的分布式能量有效成簇算法(Distributed Energy-Efficient Clustering Algorithm,DEEC)的主要思想和特点,通过实验重点研究了节点的初始能量、节点规模和基站位置这些因素对于LEACH和DEEC算法产生的影响。(2)改进了 LEACH分簇算法,采用模糊逻辑的方法,考虑节点剩余能量、节点相对密度和节点到基站的相对距离自适应地选择最佳簇头节点,以延长网络的存活时间。通过仿真实验分析了节点初始能量等不同因素的影响情况并与LEACH进行对比,实验表明采用模糊逻辑的LEACH分簇算法比传统LEACH算法更能均衡网络的能量消耗,有效延长网络使用寿命。(3)将模糊逻辑引入到异构网络的DEEC分簇算法中,对DEEC进行改进,考虑节点的分布密度和节点到基站的相对距离进行自适应动态簇头的选择。通过实验对不同因素的影响情况进行分析,结果表明改进后的DEEC分簇算法能够均衡网络的能耗,有效延长网络的生存时间,从而确保数据融合的精准性,有效提升网络性能。综上所述,本文改进了传统LEACH算法和异构网络的DEEC算法,采用模糊逻辑,在考虑各节点能量的同时,引入节点的相对密度和节点到基站的相对距离等因素,进行簇头的自适应选择。实验结果表明,本文改进后的两种方案有效均衡了网络的能耗,延长了网络的生命周期。

关键词： Electrical engineering  

摘要： Modern tracking systems require the combination of transmitters and antenna parts into a compact and single package to minimize dimensions. In order to have a stable and efficient platform, each component should be designed with high accuracy to be compatible in the required frequency bandwidth. Today, designing small tracking systems is a big challenge in commercial navigation systems. These systems can be used to help shop store managers to increase safety. Moreover, RFID systems can be used for rescue and cellular operator applications to find unknown targets. All of these systems need special antennas and transmitters and the antennas and active parts should have low profile, wideband to cover most of the RF frequency bands (HF, VHF, UHF and S bands) and the capability to send enough RF power. Most targets and receivers do not have enough space for their antennas and RF active circuits; therefore the primary challenge for transceiver designers is proposing small antennas and active blocks. Most tracking systems typically operate in the UHF band where microstrip antennas are good candidates to be used for portable applications (9). A good candidate is the bow tie microstrip antenna. A bow tie antennas can be fed by coaxial connectors, balanced microstrip lines or unbalanced microstrip lines (10; 11; 12; 13). The best method is using a balanced line to prevent having the balun to minimize overall size and RF loss. The primary challenge of using tow tie antennas is their size at low frequencies (UHF band). Therefore, we need to design a smaller size antenna with a matching circuit. The matching circuit should compensate capacitive behavior of the antenna at the lower antenna resonant frequency.