关键词： 片上网络映射   低功耗   动态变化   禁忌搜索  

摘要： 随着如今芯片产业的飞速发展,VLSI(超大规模集成电路设计)技术也不断发展,单一芯片上已经可以集成多个处理单元,传统的SoC的总线形式对于当今的传输数据规模来说有一定的局限性。于是在2000年,学者们提出了片上网络(NoC)概念,有效的解决了传统的SoC在目前发展中遇到的瓶颈。片上网络的结构具有良好的可拓展性,支持并行通信。随着IP核本身性能的不断优化,其处理能力已经不是制约系统发展的主要因素,如何实现海量数据传输的实时性成为了如今电子行业发展的亟待解决的问题,因此,片上网络成为了当今学术界的热门领域。片上网络设计中主要有确定拓扑结构,决定路由机制,将网络节点确定到选定的拓扑结构中这三个方面,其中,片上网络的映射方案对整个片上网络的性能及稳定性的影响最大,所以片上网络的映射优化是如今片上网络研究的重要领域。片上网络的映射是指在给定了通信任务图与IP核集以及拓扑结构的基础上,根据系统所需满足的性能或特殊条件的优化目标。使IP核能够合理的分配到网格中的具体位置上,从而使片上网络的性能满足需求。本文论述了针对映射优化问题学者们做出的研究,有采用数学方法求得精确解的算法,也有加快求解效率的启发式算法。针对映射优化的目标不同,有的进行基于单一目标映射优化,有的学者考虑了多个方面进行优化研究。对片上网络映射优化研究中,有不同的评价指标,如能耗,时延吞吐量等,其中能耗问题是优化研究中的主要方面,降低能耗不仅可以防止因局部过热而降低芯片的可靠性,对于移动终端来说,还可以提高电池的续航能力。目前大部分的研究都是基于通讯任务是给定数据之间传输量的情况,而实际传输情况是数据会随时间变化而变化,作者以此为切入点,在基础的能耗模型上加入了数据传输波动的情况,将数据传输的按照时间间隔进行划分,并采用了 minmax(最小化最大负载机制)找到通讯最大的场景,对于该场景的能耗模型采用了改进的禁忌搜索算法进行求解,考虑到启发式算法存在的一些例如过早收敛,陷入局部最优等缺陷,在原始的算法中加入了贪心思想改进了初始解的选择,并对相关参数进行了优化。最终结合具体经典数据与随机数据进行了 12组仿真实验,论文比较了该算法与遗传算法与粒子群算法的映射结果的优劣,结果表明当实验数据规模较小时,三种算法的结果是一样的,但是当数据规模较大时,禁忌搜索算法的结果与其他两种相比得到的方案更优,且更稳定。同时,还进行了三组同一数据规模下的横向对比试验,从横向与纵向两方面进行对比。实验结果表明对于同一规模的问题来说,该算法在得出结论运行时间上的波动在3%-4%之间,能够保证算法在运行上的稳定性。

关键词： 低功耗   低噪声宽带   锁相环频率综合器  

摘要： 在我国科学技术升级以及社会经济的高速发展的过程中,也为我国的电子设备带去了全新的发展机遇与挑战。对于现代化的电子系统而言,频率综合器使其系统的重要组成,其无论是在确保电子设备性能方面,还是RFID信号的收发领域都起到尤为重要的作用。

关键词： LoRa   水产养殖   低功耗   远距离   无线传感器网络  

摘要： 伴随着国内水产养殖业的快速发展,水产养殖面积逐年递增,已经成为我国农业经济增长的主要产业之一。但在水产养殖水质监测方面,大部分养殖户仍采用依赖于人工经验的传统养殖模式,无法对水质做出科学的判断而影响行业的发展。当前,随着农业现代化和无线传感器网络技术的飞速发展,为水产养殖水质监测提供了科学的解决方案。目前绝大部分工厂化养殖模式的水质监测采用Zigbee、WiFi、GPRS等无线通信技术进行通信,但对于监测面积较大的池塘养殖区域来说,存在通信距离短、抗干扰性差、功耗高等缺陷。本文根据水产养殖水质监测的发展需求,将低功耗广域网LoRa无线技术运用到其中,设计了一种基于LoRa技术的低功耗水产养殖水质监测系统。本文主要研究的内容如下:(1)根据实际应用场景的需求,对低功耗局域网和低功耗广域网的几种常用通讯技术进行对比和分析,结合LoRa技术的特性,将该技术运用到水产养殖水质监测系统的设计中,确定系统的整体架构。(2)分析系统需求,确定系统的硬件设计部分,包含传感器节点和汇聚节点的硬件方案。传感器模块、主控模块、无线通信模块、和电源模块共同构成传感器节点,传感器节点向下通过传感器采集水温和PH值,向上利用LoRa无线技术将数据发送至汇聚节点。汇聚节点不仅需要和传感器节点进行通信,还需把数据汇总后利用串口传输至上位机。(3)在嵌入式软件开发方面,利用IAR集成开发环境对传感器节点和汇聚节点设计了应用程序。根据水产养殖的需求和控制生产成本的要求,选择了对水质影响较大的水温和PH值两个参数,将传感器输出的模拟信号转化为数字信号,完成了将数据打包,并进行发送和接收的通信功能,同时实现了系统与上位机的通讯。(4)在上位机软件开发方面,利用Visual Studio 2015的开发环境,使用C#语言完成一款具有友好界面的上位机监测平台,将通过串口接收到的数据,采取图形显示的方式,对各个传感器节点采集到的水质参数信息进行实时监控,直观地显示水质参数的波动,建立了水质参数数据库,可查看以往的历史数据,并设置警戒值便于操作人员查看分析。(5)通过对影响系统功耗因素的分析,得出从硬件和软件两个角度来达到降低系统功耗的目的。硬件部分选择基于LoRa技术的SX1278射频芯片和STM8L微处理器作为主控芯片,从而保证系统拥有较低的功耗。软件部分首先使用功率控制技术,根据监测区域面积的大小选择合适的发射功率来降低系统的功率,其次,针对系统通信时因竞争信道而引发碰撞导致能量消耗的情况,设计了以TDAM协议为基础的LoRaMAC通信协议,避免了节点之间的冲突、增加了工作周期内节点的休眠时间。(6)对水产养殖水质监测系统进行模拟测试,包含系统通信距离测试、功耗理论计算、组网测试和功能测试。通信距离测试结果表明丢包率小于10%,监测范围在2km内的情况下,通信质量良好;节点在工作周期为10min,电池容量为2800mAh的供电情况下,节点的使用寿命可以达到9409个小时;系统使用星型组网方式,采用LoRaMAC通信协议搭建无线网络,通过上位机界面表明系统功能正常,满足预期的设计目标。综上所述,系统各项测试符合设计要求,系统具有功耗低、远距离传输、节点放置灵活等特点,在水产养殖水质监测领域中具有良好的发展前景。

关键词： 物联网   多模多频   低中频接收机   低噪声放大器   低功耗  

摘要： 随着移动通信特别是物联网的飞速发展,手机、汽车、智能家居、安防、农业等将相互连接在一起。由于连接数量的爆炸式增长,不同工作频率下的各种通信标准（如BLE、Zig Bee、NB-Io T等）正在高速发展。为了将这些应用不同通讯协议的终端连接在一起,急需设计一款能工作在多个频段、兼容多个标准的可重构低功耗接收机芯片。本论文设计的接收机采用低中频结构,其优点是电路结构相对简单,集成度较高,且不存在直流失调与镜像干扰等问题。多频多模接收机包含低噪声放大器、混频器、跨阻放大器和低通滤波器等模块。多频多模低噪声放大器的设计提出并采用了电感电容同时可调的设计方法,使电路在增加少量芯片面积的前提下可以工作在900MHz、1800MHz、2400MHz三种频段,此外还通过调整低噪声放大器中栅极输入电感、源极负反馈电感、漏极负载电感的信号流向,使三个电感磁场方向一致,彼此互相增强,提高电感的Q值,进而降低放大器噪声系数,提高电压增益。本论文中混频器采用25%duty-cycle本振、电流驱动的双平衡无源结构,具有很高的线性度,同时也不存在1/f噪声。芯片在制造过程中会有很多的不确定性因素（如工艺偏差,失配等）,导致接收机链路IQ失配、静态工作点偏离等问题。为降低不确定因素对电路造成的影响,本论文设计了针对以上问题的调节电路,通过调节电路参数使芯片工作在想要的工作状态。本文所设计的多模多频接收机采用TSMC 65nm CMOS工艺仿真并流片,芯片面积为1600μm×940μm。测试结果显示接收机链路在低中高三个频段增益分别为73d B、76d B和75d B,端口匹配（S11）分别为-17d B、-34d B和-25d B。QPSK调制方式下,低中高三频段EVM测试结果分别是5.5%、4.7%和5.2%。三个频段功耗（包括本振信号缓冲器和分频器）分别为19.8、21.6和22.8m W。根据测试结果,本文对LNA的输入变压器进行了优化,并在LNA输出端增加了电容调谐阵列。针对直流失调问题,提出并设计了三种解决方案。本文完成了多模多频接收机二次流片的电路设计、仿真及版图。改进后的电路在噪声性能上有了明显的提升。

关键词： 虚拟示波器   数据采集   任意波   低功耗   电池电源管理  

摘要： 近年来,随着被测系统越来越复杂,传统示波器的性能和功能已经很难满足现代电子测量的要求。国内外示波器厂商大多依靠不断提高性能指标来保持竞争力,但相应地也会增加研发成本,同时日益复杂的测试环境和特殊的测试对象也对示波器的功能多样性提出了更高的要求。全文旨在研究传统数字示波器的功能多样性拓展,基于虚拟仪器技术以数字示波器架构为基础,设计实现采集系统与人机交互的分离,充分利用当今生活中普遍的Wi-Fi和USB,计算机和移动终端资源,将波形的处理显示放到终端设备中实现,降低仪器成本的同时极大地提高仪器使用的灵活性。同时通过改进硬件电路及增加工程代码,实现波形发生器、频率计等仪器功能。全文以多功能虚拟示波器项目为基础,重点从以下几个方面展开讨论:1、系统整体架构方案设计。结合小型化、低成本、低功耗、高灵活性的设计需求,通过关键器件选型分析,基于传统示波器架构方案确定了本系统“FPGA+ARM”的总体控制结构,并依据功能的不同将系统分成多个独立模块。2、数据采集系统设计。数据采集系统的设计包括采样电路的设计、数据预处理与缓存的设计以及相关控制模块的设计。采样电路主要完成信号的模数转换;数据预处理与缓存主要用来完成采样数据的抽点、拼合以及存储;控制模块可以实现通道控制、触发和时基等功能。3、任意波形发生器设计。为增加系统使用的多样性和灵活性,通过拓展硬件电路及修改程序代码,沿用“ARM+FPGA”的波形合成控制结构设计实现任意波形发生器功能。最终可实现多种波形输出且频率切换快速稳定。4、电池电源管理。根据系统供电需求,设计电池管理电路以及高效率的电压转换电路。电池管理电路以充电芯片为核心实现对锂电池的充电控制,同时对电池电量进行实时监测显示;高效率的电压转换电路结合系统上电顺序和电源开关控制完成为负载供电的多路直流电压转换。5、系统功耗动态管理设计。从整机功耗构成的计算和分析出发,依据系统工作状态的不同,利用软硬件控制并实现系统各模块的功耗动态管理。

关键词： 低功耗蓝牙   天线开关   片内匹配   两点调制锁相环   复数滤波器  

摘要： 随着物联网(IoT)需求的日益增长,低功耗蓝牙(BLE)技术已成为无线设备的一种短距离通信的流行解决方案,尤其是BLE通信传输距离延伸后对自动化、工业控制、智慧家庭等应用变得更加实用,因此BLE不仅具有科学研究意义而且还具有重要的应用价值和广阔的市场前景。为了延长电池的寿命,通常BLE设备需要长期稳定的工作,低功耗设计是BLE技术最重要的要求。BLE射频芯片是BLE设备中的关键芯片,同时也是功耗占比最大的芯片,如何在满足BLE射频指标要求的同时,实现低功耗和低成本的射频芯片设计一直是科研人员关注的问题。本文围绕BLE射频芯片低功耗和小面积的关键技术展开研究,着重对BLE射频芯片的接收链路和发射链路的核心模块进行研究和设计。所设计的BLE射频芯片通过0.11μm RFCMOS工艺进行流片验证。本文主要研究工作和创新点如下:(1)提出了一种共享电感的接收前端射频方案。该方案由天线开关、匹配电路、Inductor-Less低噪声放大器(LNA)、有源混频器组成。其中Inductor-Less LNA采用电流再生技术和有源电感技术相结合的两级放大级联结构,第一级的放大利用电流再生技术在低功耗下可以获得较大的跨导,高效率利用跨导放大有用信号。第二级利用有源电感技术,通过源极跟随器中MOS管的栅极和源极形成的电容Cgs实现有源电感。混频器利用电荷注入型有源混频器技术,缓解了线性度、开关噪声和混频器增益之间的矛盾关系。仿真结果表明,在蓝牙工作频段2.402 GHz.483.5GHz,接收机的最大反射系数S11为-14.5 d B,发射机的最大反射系数S11为-17.5 d B,噪声系数为3.7 d B,IIP3为-15.8 d Bm,IIP2为10 d Bm,接收机射频前端功耗为1.5m W。(2)设计了一种增益可调、带宽自动校准的有源RC复数滤波器电路。增益可调范围0 d B0 d B。通过带宽自动校准电路,降低带宽对CMOS工艺偏差的敏感度。校准范围±30%,校准精度2%。校准电路工作于芯片上电期间,校准时间小于4μs,完成校准后校准电路自动断电,有效降低了芯片功耗。(3)提出了一种降低频移键控误差(FSK error)的方案,该方案通过对两点调制锁相环中环路增益自动校准,有效降低两条环路增益对生产工艺和温度等环境因素的敏感度。通过压控振荡器(VCO)中的负反馈网络使偏置电流保持恒定,降低VCO低频相位噪声。通过VCO的可变电容减敏电路和交叉偏置可变电容电路,降低FSKerror对可变电容工艺偏差的敏感度,有效改善发射质量。仿真结果表明,压控振荡器在偏离振荡频率100 KHz、1 MHz、3 MHz的开环相位噪声分别为-95.1 d Bc/Hz、-115.4 d Bc/Hz、-124.9 d Bc/Hz,锁相环功耗为2.2 m W。(4)实现了一种加快锁相环锁定时间的粗调算法。芯片上电时通过此算法对电容阵列进行粗调,完成粗调后将电容阵列控制字与对应的BLE频点计算出来,每次切换信道自动调用。仿真结果表明,锁相环锁定时间小于30μs,加快了锁相环锁定时间,降低了锁相环锁定过程中的无用功耗。所研发的BLE射频芯片测试结果表明,在蓝牙工作频段2.402 GHz.483.5 GHz,发射机的最大反射系数S11为-10.6 d B,接收机的最大反射系数S11为-11.1 d B。接收机噪声系数为7 d B,IIP3为-17.1 d Bm,IIP2为9.8 d Bm。锁相环锁定时间小于32μs,VCO震荡在4.8 GHz,偏离4.8GHz 10KHz、1MHz和3MHz的相位噪声的测量值依次为-83d Bc/Hz、-108 d Bc/Hz和-114 d Bc/Hz。射频芯片接收机的灵敏度测量值为-93 d Bm,功耗9.7 m W,发射机在0 d Bm输出功率下功耗为9.4 m W,时频移键控误差(FSK error)测量值为2.97%。射频前端面积仅为0.24 mm2,整个芯片面积为3.6 mm2(包括数字调制和解调)。射频芯片性能完全满足BLE规范要求。本论文的成果不仅可以应用于BLE射频电路,还可对其它通信方式的射频电路有一定的参考。

关键词： 高精度   低功耗   温度检测   PT1000   最小二乘法  

摘要： 高精度温度测量在医疗卫生、制药、食品安全等领域得到广泛应用,例如消毒灭菌、种子罐、恒温箱等密闭容器中。论文设计实现了一套高精度、低功耗温度采集系统,包括温度采集器、读取装置和上位机软件三部分。温度采集器包含硬件部分和软件部分。硬件方面,选择PT1000铂电阻作为温度传感器,采用四线制恒流源驱动PT1000,从而有效降低导线电阻带来的误差。选择AD7794作为AD转换芯片,AD7794是一款低噪声、低功耗24位高精度模数转换芯片,广泛应用于低功耗测量系统中。软件方面,以标准温度计为基准,采用最小二乘法对PT1000采集数据进行拟合,通过MATLAB进行误差分析,得出最优拟合方式。经测试,温度采集器采集精度达到0.01°C。低功耗设计上,采用超低功耗单片机MSP430F2274作为采集器主控芯片。MSP430F2274运行模式下电流为250u A,在休眠模式下电流仅为0.1u A。AD7794在正常工作状态下电流为700u A,休眠状态下电流为1u A。采用本文低功耗设计技术,在满足设计需求情况下,系统可以有效工作400小时。温度读取装置实现采集器和上位机之间通信,可以同时配置和读取10个温度传感器。上位机实现对温度采集器的指令下发、数据读取、数据处理、生成报告等功能。实验表明,本文高精度、低功耗温度采集系统温度测量精度达到0.01°C,测量范围达到-40°C～120°C,有效工作时间达到400小时,满足设计要求,适用于消毒灭菌、种子罐、恒温箱等对温度精度和范围要求苛刻的仪器设备中。

关键词： 流水线ADC   运放共享   低功耗   开关电容电路  

摘要： 随着数字集成电路的快速发展,模数转换器(ADC)作为连接模拟世界和数字世界的桥梁,对其性能要求也越来越高。在医疗及影像设备中应用的ADC通常要求高精度,这使得功耗较高。在目前市场越来越趋向于低功耗要求的背景下,高精度ADC的低功耗研究变得越来越重要。本文旨在设计一款面向市场应用的低成本高性能模数转换器,采用成熟0.5μm工艺控制成本,低功耗的设计采用运放共享及电容逐级递减的结构,并通过数字校准模块实现14位的精度要求。其中的主要工作有:(1)流水线ADC的核心运放采用套筒式共源共栅结构,减少电流支路,达到降低功耗的目的。同时为了满足对增益的要求,避免有限增益带来精度的降低,加入辅助运放。合理设计辅助运放的带宽,保证在不影响系统稳定的前提下实现高增益。采用相邻两级之间运放共享的结构,并且电容逐级递减,降低系统功耗。由于运放共享带来电荷的记忆效应,通过非交叠时钟的设计,加入清零时钟信号,消除影响。(2)本文采保电路选择电荷转移型结构对输入信号进行两倍的放大操作,用于降低对后级比较器失调的要求。并且采用该结构也避免了对运放输入输出共模一致的要求,使得运放设计更灵活。本文采用TSMC 0.5μmCMOS工艺,通过对核心运放的设计优化,以及运放共享的使用,完成低成本下,低功耗14位65MHz流水线ADC的设计,并在版图的布局过程中,考虑匹配性问题,对电容和运放输入MOS管的布局进行合理的选择。后仿真结果显示,在奈奎斯特采样下,27℃、tt工艺角下得到系统的有效位为13.45 bit,SFDR为100dB,SNR为82.749dB,功耗为66.5mA,达到在满足精度的前提下降低功耗的目的,实现了预期目标。

关键词： 错误检测与纠正   容错电路   低功耗   现场纠错   近阈值  

摘要： 随着物联网应用领域的扩展,能效成为集成电路的重要指标。而近阈值计算是提高芯片能效的有效方式。近阈值电压下电路的时序特性对工艺、电压、温度(PVT,process voltage and temperature)的偏差极其敏感。传统的芯片设计方法中,增加时序余量会造成性能、面积和能耗的损失,在近阈值电压工作条件下的影响更加显著。为了减少设计中的时序余量,时序错误检测与纠正(EDAC,error detection and correction)技术得到了广泛的研究。传统的ED AC电路中,一方面,时序错误检测的实现需要在传统寄存器(或锁存器)结构的基础上增加大量的晶体管,导致容错电路单元甚至整个系统的面积增大;另一方面,时序错误的纠正往往会带来额外的性能开销,随着时序错误率的上升,系统的性能会出现明显的下降。本文围绕传统EDAC电路的面积和性能开销问题展开了深入的研究,设计了一种低功耗现场纠错的时序容错寄存器(ESCFF,error in-situ correction flip-flop),并将其应用在近阈值工作条件下的国产自主设计商用处理器CK802中。具体工作内容和创新点如下:1.针对传统的EDAC时序容错电路资源开销较大、时序错误恢复方法导致系统性能显著损失的问题,本文提出一种低功耗现场纠错的时序容错寄存器ESCFF:1)在传统寄存器基础上增加10个晶体管,通过改进的翻转探测方法,检测主锁存器内部节点和输入端信号的差值,获取时序错误信息;2)在主锁存器逻辑基础上额外增加4个晶体管,利用时序错误信号直接控制主锁存器的工作状态,通过时序借用完成现场实时纠错。2.本文设计一款基于ESCFF的低功耗容错处理器,用于验证ESCFF容错电路在面积和能效方面的优势。基于SMIC40nm工艺,将ESCFF应用于国产自主设计的商用处理器CK802中。系统的错误恢复硬件结构采用全局时钟关断的方法进行纠错时序补偿。时序容错处理器在典型工艺、0.6V、25℃的工作条件下,第一个时序错误点(PoFF,pointoffirstfailure)的工作频率为20.6MHz,其中ESCFF寄存器的替换率为10.38%。其标准单元总面积相对无容错功能处理器增大了 9.74%,相对基于Razor-Lite单元实现的容错处理器,额外的面积开销减少了 4.5%。仿真结果显示,在0.6V的工作电压下,相比没有容错功能的基准设计,能耗节省47.5%,性能提升16.7%;相比基于Razor-Lite的EDAC技术,面积减少4.5%,能效提升10.6%。

关键词： 模数转换器   逐次逼近   数模转换器   栅压自举开关   失调电压  

摘要： 伴随深亚微米工艺不断突破,很多大型功能电路都用数字电路实现。目前主流的片上系统（System On Chip,SOC）内部就有很大比例都是数字电路。数字电路设计难度小,抗扰动能力强,但是只能识别离散信号。而自然信号如光线、气压、磁场等均为时域和幅值上连续的模拟信号。若想将自然信号用数字电路识别分析,就必须预先使用模数转换器（Analog-Digital Converter,ADC）进行转换处理。作为模拟和数字世界之间的关键枢纽,ADC需要在分辨率、转换速度和电路能耗等性能上紧跟市场需求。目前,第五代通信技术蓬勃发展,带动了各种新兴产物如智能穿戴、智能家具等的发展。这些新兴产物要求ADC转换速度更快的同时,能够降低整体模块能耗来增加续航能力。得益于系统架构简单、功耗低并兼容先进深亚微米工艺等独到之处的逐次逼近型（Successive Approximation Register,SAR）ADC,在众多ADC架构中得到广泛应用。对此,本文的主要目标为设计一款12位10MS/s的低功耗高性能SAR ADC。本文的工作及创新主要有:（1）通过对SAR ADC架构中数模转换电路（Digital-Analog Converter,DAC）模块的研究,设计出了一款分裂桥接电容DAC架构。该架构是将桥接架构和分裂架构相结合,并且有两方面优势:（1）在平均功耗上该架构比桥接架构节省了12.5%的功耗;（2）DAC差分输出的共模电平基本保持稳定,避免了共模电平的下降干扰比较器的性能。（2）在对MOS开关管非线性因素研究的基础上,对栅压自举开关进行优化。更改开关导通管衬底电位使得导通管的阈值电压不受输入电压变化影响,降低了导通管所产生的非线性因素。在电路尺寸相同的情况下,改进后的自举开关采样有效位数上升了1.755bit。（3）该设计使用了预放大锁存比较器降低传输延时,并提出了校准预放大器和锁存器之间的寄生电容实现比较器失调校准的方案。与传统的比较器失调电压校准相比,该方案不需要高性能运算放大器,降低了功耗和设计难度。经过该方案的校准之后,比较器失调电压的标准差从10.6mV下降到147.27uV。同时将校准过程提前到SAR ADC工作之前,从而省去了比较过程中所需的校准时间。本文基于TSMC180nm的工艺库,通过Cadence IC616完成了SAR ADC整体电路的晶体管级以及版图级的设计。通过对版图的仿真验证,该SAR ADC在10MS/s采样率条件下,电路的信号噪声失真比SNDR达到64.05dB,无杂散动态范围SFDR达到73.7dB,有效位数ENOB达到10.35bit,功耗为425.1μW,品质因素FOM为32.57fJ/conv-step。