关键词： 水下无线光通信   多像素光子计数器   脉冲位置调制   低功率通信  

摘要： 基于人们在海洋开发过程中的水下通信需要,水下无线光通信(Underwater Wireless Optical Communication,UWOC)应运而生,并凭借其丰富的带宽和速率优势,以及使用、维护上方便的特点在水下通信领域占据一席之地。然而,相比于水声通信,水下无线光通信的通信距离受到比较严重的限制。且在较长通信距离下,无线光通信设备收发端之间的对准要求也非常严格。本文旨在研究具有高灵敏度的单光子雪崩探测器和适合于长距离水下光信号传输的调制格式,并基于二者建立一种长距离、低光功率的水下无线光通信系统。本文中所研究的内容以及取得的成果如下:(1)我们首先调研和分析了近年来水下无线光通信的发展状况,总结了其中所用的调制方式和探测器件种类,并对其中适合于水下长距离信号传输的,具有高信噪比和能量利用率、低误码特性的脉冲位置调制(Pulse Position Modulation,PPM)方式和高灵敏度、具有信号强度分辨能力的多像素光子计数器(Multi-Pixel Photon Counter,MPPC)进行了原理、结构的学习和分析。进一步,我们对MPPC在数学上分析推导了单个光脉冲信号与一段时间内的多个光脉冲信号情况下的响应,讨论了光强、死区时间、信号宽度等参数对响应的影响,并介绍了利用等效光子阈值滤除MPPC中由背景光和暗计数引起的非信号脉冲的方法。(2)根据上一部分的分析和讨论,以结合了 PPM调制格式和MPPC的水下无线光通信系统来延长通信距离,并尝试了以极低的发射光功率在46m长的水下信道中进行通信。在基于蓝光激光和模拟输出型MPPC的水下通信试验中采用了 4阶至64阶的PPM信号和5 MHz至10MHz时隙发送频率,以最高发射光功率0.172 mW,最低发射光功率1.7μW 实现了无差错通信。同时,讨论了系统中如放大器,偏置电压等带来的问题和对通信的影响。(3)使用基于PPM调制、单颗低功率蓝光LED和含等效光子阈值的数字输出型MPPC的水下无线光通信系统进行46 m水下通信,并尝试了在5 MHz时隙发送频率下的8阶至64阶PPM信号的传输。结果以最高19.5 pW,最低3.4 pW的极低接收光功率实现了满足前向纠错条件的通信。同时通过对结果进行分析,验证了等效光子阈值设置在略低于入射光强的位置时能够有效率滤除噪声信号并简化信号幅度计算的功能。最后,对MPPC实际输出脉冲的过程模型与光子入射的理论过程模型进行了讨论,验证了弱光入射的情况下两者的高度相似性。

关键词： CMOS工艺   低功耗   非易失性存储器   多次可编程   存储单元   耐久性   保持性  

摘要： 基于CMOS工艺的超低功耗MTP存储器,作为小容量的嵌入式非易失性存储器,具有低成本、高可靠性和超低功耗的优势。随着物联网的兴起,超低功耗MTP存储器有着越来越广泛的应用。本课题的研究内容主要包括以下三个方面:(1)分析了典型的超低功耗MTP存储单元结构,在此基础上做了改进,提出了一种MTP存储单元结构,新的单元包含一个高压管。新的单元结构与典型的单元结构相比有以下优势:具有更小的单元面积,提高了存储密度,单元的操作条件更简单,降低了外围电路实现的复杂度。对新的单元的性能和可靠性进行了实验和测试,与典型的单元相比,具有更小的亚阈值摆幅和更好的耐久性。建立了存储单元的SPICE简约模型。(2)设计了存储阵列的结构和操作方法。单端单元结构的阵列结构在面积上比差分单元结构的小一半,存储阵列的编程、擦除抑制操作采用自促进编程、擦除抑制机制,降低了编程、擦除的功耗。对存储阵列的编程、擦除特性、耐久性和保持性进行了研究。(3)设计了超低功耗MTP存储器的顶层架构,研究了存储器的关键电路,包括写操作电路和读操作电路。设计了一个读操作电路及编程验证方法,可以在编程验证电压变化的情况下,进行编程验证。对整个存储器IP核进行了设计、仿真与实验,对存储器的读、写操作、耐久性和保持性进行了测试验证。

关键词： 全数字发射机   信号分离模块   相位调制器   谐波抑制  

摘要： 随着CMOS工艺的进一步发展，全数字发射机凭借其复杂度低、移植性强以及功耗面积小的优势，成为发射机研究领域的热点。LINC发射机作为一种高效率发射机结构，极具发展潜力。然而受限于射频电路的固有特性，数字LINC发射机的实现过程面临着种种问题。本文以低功耗和高性能为设计目标，对全数字LINC发射机的关键技术进行研究与设计。成果如下:　　(1)提出一种应用于信号分离模块的非均匀分段线性拟合算法。该算法通过对不同非线性函数统计特性分析，选择更为合理的分段区间，最终实现1.01e-4的SSE与-65dBc的ACLR特性，基于提出方式的系统吞吐率为1.45GSample/s，与CORDIC相比，提升3倍。　　(2)提出一种旋转相移的高线性度、低功耗相位调制器。采用时钟门控模式避免数控延迟链的无效翻转;采用复用粗调减小两路信号不匹配并降低功耗;采用自定时电路实现无毛刺旋转相位调制。基于SMIC130nm工艺，提出的相位调制器功耗为0.45mW，RMSjitter为1.3ps，与传统无限延迟调制相比，实现10dB ACLR性能提升及9.76dB EVM性能提升。　　(3)提出一种抗混叠谐波消除模块。通过基于CPE的相位调制，克服数字采样处理的镜像问题;同时采用谐波消除算法，抑制方波的各谐波分量。提出的算法可实现-65dBc的ACLR，-100dBc的二次谐波抑制以及-65dBc的三次谐波抑制。高质量的发射信号性能，既可以减小PA中匹配网络的设计难度，又能够提升系统能效。　　(4)基于提出算法与结构，在130nm CMOS工艺下完成LINC发射机系统设计验证。系统最小分辨率0.96ps，延迟范围0～40ns，可满足25MH～5.5GHz的通信标准应用;发射机归一化功耗18.2uW/MHz/V2，与同类型实现相比具有一定优势;PA前信号的ACLR为-60.96dBc，EVM为-36.93dB，具有较高的性能。

关键词： 废墟救援   裂缝计   簧片   灵敏度   低功耗  

摘要： 我国地震活动频度高、强度大、震源浅、分布广,是世界上地震活动最强烈和地质灾害最严重的国家之一,地震所造成的损失和人员伤亡在我国所有自然灾害中最为严重。强烈的地震会造成各种结构物的损伤及倒塌,引发巨大的财产损失和严重的人员伤亡。在地震救援现场,保障进入废墟现场工作人员的生命安全是救援工作开展的关键任务之一。地震现场的废墟裂缝动态变化直接反应废墟稳定状态,通过对废墟裂缝动态变化进行实时监测,在废墟可能发生倒塌前发出报警,从而保证进入废墟救援人员的安全。论文针对震后救援现场环境,对传统裂缝计进行优化,设计了一种可应用于救援过程中废墟裂缝的动态变化检测的V型裂缝计。针对现场对裂缝计体积小、安装简便、灵敏度高等要求,对传统裂缝计的横梁进行优化,减小体积使其结构紧凑,为了安装简便将测量簧片设计成V型结构。为了满足现场对灵敏度提高的要求,基于V型裂缝计的计算模型,采用ANSYS对设计的簧片、楔形板模拟实际工况进行静力分析。结果表明:随着楔形板角度的增大,V型裂缝计的灵敏度呈下降趋势,灵敏度在6°4°范围内呈平稳状态,14°8°范围内下降较快。所以可以在楔形板角度为6°4°范围内选取合适的值来制作V型裂缝计实物。对设计的楔形板角度为14°时的V型裂缝计实物进行灵敏度实验测试,V型裂缝计灵敏度为1.16mV/(mm/V),与传统裂缝计相比,灵敏度提高了2.3倍,与理论计算之间的误差为3.4%,结果在合理范围内。为了方便现场使用,采用低功耗器件设计了一套废墟裂缝信号数据采集与无线传输系统,并验证了各个模块功能和数据的准确性。

关键词： 逐次逼近型模数转换器   高速   低功耗   分段式  

摘要： 下一代移动通信系统(5G)对模数转换器(ADC)的设计提出挑战,需要ADC的采样率上GHz,有效位数为6位并且为了移动设备的续航需要保持低功耗。流水线(pipelined)ADC因为其流水线的工作原理,具有较高的吞吐量,通常是设计上GS/s的采样率ADC的首选结构。然而,为了保持级间放大准确性和线性度,需要使用高增益和高宽带运算放大器,无法实现低功耗设计。随着工艺的不断进步,几乎全数字化逐次逼近型(SAR)ADC的转换速度飞速提高并且保持了低功耗的特性。但是单通道高速SAR ADC的运行速度受到多个比较周期的限制。每个比较周期的时间消耗由比较器的异步逻辑周期和电容型数模转换器(CDAC)建立时间两个中较长的时间决定。一个比较周期中,比较器完成比较后,一方面开始重置比较器,另一方面比较结果传递给DAC开始相应的建立。必须当比较器完全重置且DAC完全建立好之后才能开始下次比较。当分辨率超过10位时,高位DAC的建立时间通常是速度瓶颈。分段式结构使用小尺寸的DAC量化高位,比较周期无需等待大DAC的高位建立,转换速度因此提高。检测然后跳过(DAS)算法与分段式结构的SAR ADC完美契合,有效的降低DAC翻转功耗和重置功耗,并且提高线性度。本文主要研究了分段式结构的高速低功耗SAR ADC设计。本文提出的DAS逻辑进一步提升了DAS的速度并减少开销。通过分析分段式结构的存在增益失配时码字的分布,提出了一种简单的校正方法,提升了分段式结构的可靠性。通过查阅文献,在SAR ADC的关键模块设计时使用先进技术提升各项性能,从而使本设计的性能达到国际先进水平。使用40 nm工艺制造。测试结果显示,本文设计的10位SAR ADC工作在1.2 V电源电压下时,采样率可达400 MS/s,ADC核心电路功耗仅为3.46 mW。输入频率为奈奎斯特频率时,有效位数为9.08位,无杂散动态范围(SFDR)为73.1 dB,品质因素为16.0 fj/conv.-step。

关键词： 射频识别技术   加密算法   低功耗   物理实现   物理验证  

摘要： 射频识别（Radio Frequency Identification）技术是一项通过空间电场与磁场信号之间的耦合来对特定目标进行无线识别与信息传递的技术。其通信过程不需要物品之间有物理或者光学接触,无线接触这一优点使得其在实际应用中不受恶劣环境与天气的影响,此外,标签的高识别速度、大存储容量、可重复使用等诸多优点使得RFID技术被广泛应用于物流、交通、防伪、军事、医疗等多个领域。随着近年来移动支付、智能家居的迅速发展以及新型信息化战争的兴起,RFID系统的安全问题日益凸显,一旦发生信息泄露,将造成严重的损失。因此,增强RFID系统的安全性对于该技术的大规模普及有着十分重要的意义。本文的设计目标是基于无源射频空口协议,将加密算法嵌入数字基带中,完成阅读器与标签之间的加密通信。在满足协议的基础上,通过逻辑综合和物理实现完成芯片的版图设计,实现设计的数字基带功耗比现有基带优化20%,面积优化5%。针对符合我国2011年颁布的空口标准《军用射频识别空中接口第一部分:800/900MHz》的安全标签芯片,在深入分析安全鉴别和安全通信协议的基础上,对比分析了多种关键加密算法,基于流水线结构和循环迭代结构,提出了一种SM4加密算法的设计结构,实现了功耗和面积更加优化。基于TSMC 0.18μm 7T工艺库,使用Synopsys公司的Design Compiler完成了电路的逻辑综合,设计结果表明,最终功耗为1.66μw,面积为29738μm2。在综合应用门控时钟与格雷码编码等技术的基础上,设计完成了嵌入SM4加密算法的标签芯片数字基带,电路仿真结果表明数字基带功能满足设计要求。通过低功耗逻辑综合的后仿真结果表明,所设计的数字基带整体功耗为14.5μw,面积为202586μm2,分别实现了27.5%和8%的优化,达到设计要求。基于Cadence公司的SoC Encounter完成了包含数字基带的标签整体芯片的物理实现,采用中型尺寸的缓冲器与反相器结合的方式进行了低功耗时钟树综合,时钟树功耗降低了20%。完成了标签芯片整体版图的寄生参数提取,得到SPEF文件,采用Prime Time对标签芯片进行了静态时序分析。基于Mentor Graphics公司的Calibre完成了标签芯片整体版图的DRC和LVS验证,仿真结果表明,论文结果满足设计要求。

关键词： 解决方案   物联网   收发器   移动通信业务   低功耗  

摘要： 国内新闻紫光展锐发布5G通信技术平台——马卡鲁及其首款5G基带芯片—春藤510紫光集团旗下紫光展锐近日发布了以世界第五高峰马卡鲁命名的5G通信技术平台及其首款5G基带芯片——春藤510。紫光展锐在2018年发布了物联网产品品牌——春藤,助力万物互联。马卡鲁作为紫光展锐全新5G通信技术平台,将持续助力展锐春藤物联网产品向5G蔓延发展。不久的将来,紫光展锐将陆续推出基于马卡鲁技术平台的春藤产品系列。同时,紫光展锐也发布了其首款基于马卡鲁技术平台的5G基带芯片——春藤510,它采用台积电

关键词： 动态电压调节   过冲和下冲   动稳态平滑过渡   Buck DC-DC   电源管理   低功耗  

摘要： 低功耗系统级芯片(System on Chip,SoC)对其电源管理芯片(Power Manager IC,PMIC)提出了快速动态电压调节(Dynamic Voltage Scaling,DVS)的需求。数字控制具有着灵活、基准调节简单、精度高等优势,正逐渐取代传统模拟控制成为此类电源芯片的研究热点。但是数字控制的DVS在调节速度和稳定性方面还未达到较好的平衡,且大多数需要额外进行电感电流采样,增加了成本。本文设计了一种适用于快速动态电压调节的数字控制Buck DC-DC电路。首先从环路分析、DVS上调和DVS下调方面介绍了所设计电路的基本原理。然后具体开展了如下工作:(1)使用状态空间平均法推导主拓扑传递函数,并介绍了比例积分微分(Proportion Integral Differential,PID)补偿算法的原理和物理意义;(2)设计了动稳态平滑过渡算法,使得系统能够快速而平稳地从动态切换到稳态;(3)设计了DVS上调算法,包括过渡阶段、预测阶段、逼近阶段和电感电流回调阶段,实现了快速的无过冲的动态电压上调;(4)设计了DVS下调算法,包括过渡阶段、过零检测阶段、预测阶段和电感电流回调阶段,实现了快速的无下冲的动态电压下调。最后,根据所设计的电路,搭建Matlab-Simulink仿真平台,进行算法级和RTL级仿真验证;并根据仿真验证结果和应用场景确定器件和电路参数,在基于FPGA的样机上,对本文所设计的控制电路进行了实测验证。实测结果表明,本文所设计的适用于快速动态电压调节的Buck DC-DC电路能够在12V或5V的输入电压条件下实现满载为10A的全负载范围内的稳压控制,其峰值效率达到91%;能够在动稳态切换过程中实现快速而平滑的过渡;并且能有效地提升电路的DVS性能:其DVS上调速度最快达40μs/V,FOM(速率/输出电容)约为0.0943s/(F·V),上调过冲电压基本为0V;其DVS下调速度在2A负载的条件下达到了260μs/V,FOM(速率/输出电容)约为0.61s/(F·V),下调下冲电压基本为0V。

关键词： 低功耗   低噪声宽带   锁相环频率综合器  

摘要： 在我国科学技术升级以及社会经济的高速发展的过程中,也为我国的电子设备带去了全新的发展机遇与挑战。对于现代化的电子系统而言,频率综合器使其系统的重要组成,其无论是在确保电子设备性能方面,还是RFID信号的收发领域都起到尤为重要的作用。

关键词： PLL-TDC   ROIC   低功耗   Time-of-Flight   激光测距成像  

摘要： 作为激光测距以及3D成像应用的核心技术之一,红外单光子计时读出电路（Readout Integrated Circuit,ROIC）配合集成的GM-APD阵列可实现对光子飞行时间（Time-of-Flight,TOF）的高精度测量,从而获得被测目标物体的距离信息。随着激光测距成像应用要求的不断提升,ROIC系统设计应具备更低的功耗、更高的检测精度、更宽的动态以及线性范围。但随着阵列规模的扩展,系统功耗急剧增加,电路性能提升受到极大的限制。在保证系统性能的前提下扩展阵列的规模,难度日益提高。针对激光测距以及3D成像应用需求,本文设计了一种基于PLL-TDC（锁相环驱动的时间数字转换器）的阵列型ROIC电路,通过对目标物体的主动测距实现三维成像功能。首先,为满足高精度、低功耗要求,设计了一种伪三段式局部共享型时间数字转换器（Time-to-Digital converter,TDC）,其中高段与中段为像素独享,低段TDC为像素共享。高段为7Bit时钟周期同步计数型TDC,中段TDC为2Bit异步计数器,其降频后的时钟驱动高段TDC,不仅可保持量程还能有效降低高段TDC的计数功耗;低段为像素共享的4Bit相位分辨型TDC,分相信号来源于PLL中VCO的四个分相时钟。其次,对TDC中采样相位信号的电路结构进行改进,压缩其建立保持时间,简化电路结构,使其更适合于阵列运用,并对TSPC结构进行低功耗优化,降低像素TDC的功耗。最后,版图设计时,选取合适的多电源梳状双端供电结构,对关键信号采用延迟匹配设计以及抑制高频信号串扰,以此提高PLL-ROIC芯片的鲁棒性。基于TSMC 0.35μm标准CMOS工艺和Cadence EDA工具,完成了PLL与规模为16×16的ROIC系统设计、前仿真、版图设计、后仿真和流片验证。在3.3V电源电压、10MHz参考时钟、15.625MHz低频传输时钟、20kHz帧频以及常温27℃条件下,测试结果表明,系统可达到0.575ns的时间分辨率以及2μs的测试量程,并且具有-0.56LSB0.57LSB的微分非线性（DNL）、-0.9LSB0.57LSB的积分非线性（INL）,芯片功耗约为151.7mW。分辨率测试值相比于仿真结果略有增加,其它测试结果满足设计指标的要求。