关键词： 低功耗蓝牙   天线开关   片内匹配   两点调制锁相环   复数滤波器  

摘要： 随着物联网(IoT)需求的日益增长,低功耗蓝牙(BLE)技术已成为无线设备的一种短距离通信的流行解决方案,尤其是BLE通信传输距离延伸后对自动化、工业控制、智慧家庭等应用变得更加实用,因此BLE不仅具有科学研究意义而且还具有重要的应用价值和广阔的市场前景。为了延长电池的寿命,通常BLE设备需要长期稳定的工作,低功耗设计是BLE技术最重要的要求。BLE射频芯片是BLE设备中的关键芯片,同时也是功耗占比最大的芯片,如何在满足BLE射频指标要求的同时,实现低功耗和低成本的射频芯片设计一直是科研人员关注的问题。本文围绕BLE射频芯片低功耗和小面积的关键技术展开研究,着重对BLE射频芯片的接收链路和发射链路的核心模块进行研究和设计。所设计的BLE射频芯片通过0.11μm RFCMOS工艺进行流片验证。本文主要研究工作和创新点如下:(1)提出了一种共享电感的接收前端射频方案。该方案由天线开关、匹配电路、Inductor-Less低噪声放大器(LNA)、有源混频器组成。其中Inductor-Less LNA采用电流再生技术和有源电感技术相结合的两级放大级联结构,第一级的放大利用电流再生技术在低功耗下可以获得较大的跨导,高效率利用跨导放大有用信号。第二级利用有源电感技术,通过源极跟随器中MOS管的栅极和源极形成的电容Cgs实现有源电感。混频器利用电荷注入型有源混频器技术,缓解了线性度、开关噪声和混频器增益之间的矛盾关系。仿真结果表明,在蓝牙工作频段2.402 GHz.483.5GHz,接收机的最大反射系数S11为-14.5 d B,发射机的最大反射系数S11为-17.5 d B,噪声系数为3.7 d B,IIP3为-15.8 d Bm,IIP2为10 d Bm,接收机射频前端功耗为1.5m W。(2)设计了一种增益可调、带宽自动校准的有源RC复数滤波器电路。增益可调范围0 d B0 d B。通过带宽自动校准电路,降低带宽对CMOS工艺偏差的敏感度。校准范围±30%,校准精度2%。校准电路工作于芯片上电期间,校准时间小于4μs,完成校准后校准电路自动断电,有效降低了芯片功耗。(3)提出了一种降低频移键控误差(FSK error)的方案,该方案通过对两点调制锁相环中环路增益自动校准,有效降低两条环路增益对生产工艺和温度等环境因素的敏感度。通过压控振荡器(VCO)中的负反馈网络使偏置电流保持恒定,降低VCO低频相位噪声。通过VCO的可变电容减敏电路和交叉偏置可变电容电路,降低FSKerror对可变电容工艺偏差的敏感度,有效改善发射质量。仿真结果表明,压控振荡器在偏离振荡频率100 KHz、1 MHz、3 MHz的开环相位噪声分别为-95.1 d Bc/Hz、-115.4 d Bc/Hz、-124.9 d Bc/Hz,锁相环功耗为2.2 m W。(4)实现了一种加快锁相环锁定时间的粗调算法。芯片上电时通过此算法对电容阵列进行粗调,完成粗调后将电容阵列控制字与对应的BLE频点计算出来,每次切换信道自动调用。仿真结果表明,锁相环锁定时间小于30μs,加快了锁相环锁定时间,降低了锁相环锁定过程中的无用功耗。所研发的BLE射频芯片测试结果表明,在蓝牙工作频段2.402 GHz.483.5 GHz,发射机的最大反射系数S11为-10.6 d B,接收机的最大反射系数S11为-11.1 d B。接收机噪声系数为7 d B,IIP3为-17.1 d Bm,IIP2为9.8 d Bm。锁相环锁定时间小于32μs,VCO震荡在4.8 GHz,偏离4.8GHz 10KHz、1MHz和3MHz的相位噪声的测量值依次为-83d Bc/Hz、-108 d Bc/Hz和-114 d Bc/Hz。射频芯片接收机的灵敏度测量值为-93 d Bm,功耗9.7 m W,发射机在0 d Bm输出功率下功耗为9.4 m W,时频移键控误差(FSK error)测量值为2.97%。射频前端面积仅为0.24 mm2,整个芯片面积为3.6 mm2(包括数字调制和解调)。射频芯片性能完全满足BLE规范要求。本论文的成果不仅可以应用于BLE射频电路,还可对其它通信方式的射频电路有一定的参考。

关键词： 流水线ADC   运放共享   低功耗   开关电容电路  

摘要： 随着数字集成电路的快速发展,模数转换器(ADC)作为连接模拟世界和数字世界的桥梁,对其性能要求也越来越高。在医疗及影像设备中应用的ADC通常要求高精度,这使得功耗较高。在目前市场越来越趋向于低功耗要求的背景下,高精度ADC的低功耗研究变得越来越重要。本文旨在设计一款面向市场应用的低成本高性能模数转换器,采用成熟0.5μm工艺控制成本,低功耗的设计采用运放共享及电容逐级递减的结构,并通过数字校准模块实现14位的精度要求。其中的主要工作有:(1)流水线ADC的核心运放采用套筒式共源共栅结构,减少电流支路,达到降低功耗的目的。同时为了满足对增益的要求,避免有限增益带来精度的降低,加入辅助运放。合理设计辅助运放的带宽,保证在不影响系统稳定的前提下实现高增益。采用相邻两级之间运放共享的结构,并且电容逐级递减,降低系统功耗。由于运放共享带来电荷的记忆效应,通过非交叠时钟的设计,加入清零时钟信号,消除影响。(2)本文采保电路选择电荷转移型结构对输入信号进行两倍的放大操作,用于降低对后级比较器失调的要求。并且采用该结构也避免了对运放输入输出共模一致的要求,使得运放设计更灵活。本文采用TSMC 0.5μmCMOS工艺,通过对核心运放的设计优化,以及运放共享的使用,完成低成本下,低功耗14位65MHz流水线ADC的设计,并在版图的布局过程中,考虑匹配性问题,对电容和运放输入MOS管的布局进行合理的选择。后仿真结果显示,在奈奎斯特采样下,27℃、tt工艺角下得到系统的有效位为13.45 bit,SFDR为100dB,SNR为82.749dB,功耗为66.5mA,达到在满足精度的前提下降低功耗的目的,实现了预期目标。

关键词： 模数转换器   逐次逼近   数模转换器   栅压自举开关   失调电压  

摘要： 伴随深亚微米工艺不断突破,很多大型功能电路都用数字电路实现。目前主流的片上系统（System On Chip,SOC）内部就有很大比例都是数字电路。数字电路设计难度小,抗扰动能力强,但是只能识别离散信号。而自然信号如光线、气压、磁场等均为时域和幅值上连续的模拟信号。若想将自然信号用数字电路识别分析,就必须预先使用模数转换器（Analog-Digital Converter,ADC）进行转换处理。作为模拟和数字世界之间的关键枢纽,ADC需要在分辨率、转换速度和电路能耗等性能上紧跟市场需求。目前,第五代通信技术蓬勃发展,带动了各种新兴产物如智能穿戴、智能家具等的发展。这些新兴产物要求ADC转换速度更快的同时,能够降低整体模块能耗来增加续航能力。得益于系统架构简单、功耗低并兼容先进深亚微米工艺等独到之处的逐次逼近型（Successive Approximation Register,SAR）ADC,在众多ADC架构中得到广泛应用。对此,本文的主要目标为设计一款12位10MS/s的低功耗高性能SAR ADC。本文的工作及创新主要有:（1）通过对SAR ADC架构中数模转换电路（Digital-Analog Converter,DAC）模块的研究,设计出了一款分裂桥接电容DAC架构。该架构是将桥接架构和分裂架构相结合,并且有两方面优势:（1）在平均功耗上该架构比桥接架构节省了12.5%的功耗;（2）DAC差分输出的共模电平基本保持稳定,避免了共模电平的下降干扰比较器的性能。（2）在对MOS开关管非线性因素研究的基础上,对栅压自举开关进行优化。更改开关导通管衬底电位使得导通管的阈值电压不受输入电压变化影响,降低了导通管所产生的非线性因素。在电路尺寸相同的情况下,改进后的自举开关采样有效位数上升了1.755bit。（3）该设计使用了预放大锁存比较器降低传输延时,并提出了校准预放大器和锁存器之间的寄生电容实现比较器失调校准的方案。与传统的比较器失调电压校准相比,该方案不需要高性能运算放大器,降低了功耗和设计难度。经过该方案的校准之后,比较器失调电压的标准差从10.6mV下降到147.27uV。同时将校准过程提前到SAR ADC工作之前,从而省去了比较过程中所需的校准时间。本文基于TSMC180nm的工艺库,通过Cadence IC616完成了SAR ADC整体电路的晶体管级以及版图级的设计。通过对版图的仿真验证,该SAR ADC在10MS/s采样率条件下,电路的信号噪声失真比SNDR达到64.05dB,无杂散动态范围SFDR达到73.7dB,有效位数ENOB达到10.35bit,功耗为425.1μW,品质因素FOM为32.57fJ/conv-step。

关键词： 错误检测与纠正   容错电路   低功耗   现场纠错   近阈值  

摘要： 随着物联网应用领域的扩展,能效成为集成电路的重要指标。而近阈值计算是提高芯片能效的有效方式。近阈值电压下电路的时序特性对工艺、电压、温度(PVT,process voltage and temperature)的偏差极其敏感。传统的芯片设计方法中,增加时序余量会造成性能、面积和能耗的损失,在近阈值电压工作条件下的影响更加显著。为了减少设计中的时序余量,时序错误检测与纠正(EDAC,error detection and correction)技术得到了广泛的研究。传统的ED AC电路中,一方面,时序错误检测的实现需要在传统寄存器(或锁存器)结构的基础上增加大量的晶体管,导致容错电路单元甚至整个系统的面积增大;另一方面,时序错误的纠正往往会带来额外的性能开销,随着时序错误率的上升,系统的性能会出现明显的下降。本文围绕传统EDAC电路的面积和性能开销问题展开了深入的研究,设计了一种低功耗现场纠错的时序容错寄存器(ESCFF,error in-situ correction flip-flop),并将其应用在近阈值工作条件下的国产自主设计商用处理器CK802中。具体工作内容和创新点如下:1.针对传统的EDAC时序容错电路资源开销较大、时序错误恢复方法导致系统性能显著损失的问题,本文提出一种低功耗现场纠错的时序容错寄存器ESCFF:1)在传统寄存器基础上增加10个晶体管,通过改进的翻转探测方法,检测主锁存器内部节点和输入端信号的差值,获取时序错误信息;2)在主锁存器逻辑基础上额外增加4个晶体管,利用时序错误信号直接控制主锁存器的工作状态,通过时序借用完成现场实时纠错。2.本文设计一款基于ESCFF的低功耗容错处理器,用于验证ESCFF容错电路在面积和能效方面的优势。基于SMIC40nm工艺,将ESCFF应用于国产自主设计的商用处理器CK802中。系统的错误恢复硬件结构采用全局时钟关断的方法进行纠错时序补偿。时序容错处理器在典型工艺、0.6V、25℃的工作条件下,第一个时序错误点(PoFF,pointoffirstfailure)的工作频率为20.6MHz,其中ESCFF寄存器的替换率为10.38%。其标准单元总面积相对无容错功能处理器增大了 9.74%,相对基于Razor-Lite单元实现的容错处理器,额外的面积开销减少了 4.5%。仿真结果显示,在0.6V的工作电压下,相比没有容错功能的基准设计,能耗节省47.5%,性能提升16.7%;相比基于Razor-Lite的EDAC技术,面积减少4.5%,能效提升10.6%。

关键词： 无线电  

摘要： 深圳云里物里科技股份有限公司的新型MS88SF2多协议模块产品,是基于Nordic功能最强大的短距无线微控制器系统级芯片(SoC)器件nRF52840。这款模块可以配合无线协议蓝牙5.0、ZigBee 3.0、Thread和ANT以及专有2.4GHz堆栈运行。采用紧凑封装(23.2×17.4×2mm3)的高集成度模块MS88SF2包含从无线电到不同天线(PCB和陶瓷)的所有必需组件,以及天线匹配网络或用于外部天线连接的***/IPEX天线插头。为了防止辐射和电磁波,该模块带有金属盖。

关键词： 电源管理   低功耗   快速启动   开关矩阵  

摘要： 本论文主要研究了在180纳米工艺下的带电源管理的模拟开关矩阵电路的结构搭建与设计的实现。设计主要分为电源管理模块和模拟开关矩阵模块。带电源管理的模拟开关矩阵电路是用于模拟信号传输的通道转换芯片,应用范围广泛,在信号传递中不可或缺。且国外产品的性能普遍高于国内设计产品,所以国内市场大多采用国外的产品,价格高昂,国内市场急需可替代产品。电源管理模块直接决定了系统的可靠性,因此是重点设计部分。在电源管理模块设计中,带隙基准部分采用低功耗的设计,在总结前人的经验基础上,提出了自己的设计,并对低功耗设计中快速启动做了独特设计,电路静态电流低于0.9微安,快速启动时间低于2微秒,输出电压温漂系数低于20ppm,电源带负载能力为120毫安,当负载电流高于120毫安时将触发过流保护,电路保护设计中还有高温保护模块,当工作环境温度高于100℃时将触发高温保护。输出电压有四个档位可选择,可通过外部寄存器调整。仿真结果显示电源具有较好的负载调整率和抗干扰能力,整体的噪声输出低于300微伏。模拟开关矩阵电路是模拟信号传输中不可或缺的部分,它具有传输灵活的特点,可以通过外部寄存器控制。本文对矩阵电路的通道快速转换,提升信噪比,增加可靠性以及提高输出驱动能力做出研究。在模拟开关矩阵电路设计中,实现了单输入-单输出、单输入-全输出、全输入-全输出三种导通模式,可通过外部人为转换导通模式,整体的开关矩阵电路自主设计完成通道转换时间为30纳秒,电源电压抑制比为80dB,适用于48Mhz范围内的信号传输。采用高速运算放大器作为缓冲器,转换速率高于40V/us。与MAX456数据对比中,通道的转换速度频率带宽以及电源电压抑制比都具有优势。

关键词： 软体定义网路   开源流   封包过滤   封包处理   高效能   低功耗   三元内容可定址记忆体  

摘要： 随着行动上网流量需求增加，无线行动网路技术也不断升级，基於现有4G趋势及未来的5G次世代行动网路，其背後的云端应用服务与其伴随的骨干网路环境需求也急迫加剧。由史丹佛大学的研究团队所提出的软体定义网路(Software Defined Network, SDN)架构目标最佳化整个骨干网路和资料中心、并统整不同设备的复杂操作。软体定义网路将网路架构中将控制层与资料传输层分割，透过集中且单一的控制层操作来所有资料传输层。控制层的功能主要由控制器(Controller)对网路进行集中的中央控管，而资料传输层则由网路设备专责於封包传递。透过调整控制器中的设定便可即时与弹性化调整网路的资源分配，进而提高网路频宽使用率。 开源流(OpenFlow)为软体定义网路中最主流的协定，负责制定控制单位与所有网路设备交流之通讯协定。在基於开源流之软体定义网路架构下，根据不同的需求可透过调整控制器上各项设定以有效分配网路资源，并随时依开源流所定义之更新方式对於网路交换器中的路由表进行更新；最後，资料传输层的开源流交换器再照着所接收资料流表内的路由规则处理各种网路封包。近几年随着开源流规格之快速演进与发展，多栏位以及频繁更新的大型路由规则表已成为开源流交换器的主要特色。 为了达到高速与高弹性的封包处理，开源流交换器大多采用三元内容可定址记忆体(Ternary content-addressable memory, TCAM)作为储存以及搜寻单元，并进行快速平行化的路由表查找；然而其能耗问题、更新方式反而造成开源流交换器的功耗与效能瓶颈，并因资料流表(Flow table)所需封包比对栏位之增加，在储存需求上造成庞大之负担。近年来，机率性过滤器(Probabilistic Filter)、快取设计(Cache Design)、阶层式三元内容可定址记忆体设计(Hierarchical TCAM)、与基於静态随机存取记忆体的三元内容可定址记忆体设计(SRAM-based TCAM)…等技术被大量使用於降低三元内容可定址记忆体设计的功率消耗(power consumption)。然而，上述相关技术虽已被开发，却没有适用於开源流交换器之路由表所适用之过滤演算法、支援三元路由规则储存之机率性过滤器及快取设计，无法最大化所能降低功耗之最大效能；而基於静态随机存取记忆体的三元内容可定址记忆体设计虽可大幅降低硬体设计之功耗与面积，却无法支援现今开源流所需要之动态路由表更新协定。因此，如何在低功耗的开源流交换器中达到高效能与低延迟之封包处理且能有效支援开源流所定义之路由表与更新协定，将会是适用於开源流封包处理的架构与系统设计中最重要的议题。 为了克服上述挑战，我们提出一个新式多对分段式布谷过滤器作为快取设计之标准；透过将增加过布谷滤器之复杂度，使其在开源流之限制下，在过滤器重组前皆维持零假阳性(False positive)之特性，并达成低延迟与高准确度之快取设计架构。并透过基於熵值(Entropy)之过滤演算法定义路由表中每个位元的权重，使其在阶层式三元内容可定址记忆体设计中大幅降低封包比对之功耗值。最後，在架构设计方面，本论文更进一步针对基於静态随机存取记忆体的三元内容可定址记忆体架构中，提出一新式支援开源流动态更新之架构设计，使其架构可在静态随机存取记忆体的低功耗条件下，达成针对开源流协定之低延迟更新。 本论文针对於开源流封包比对架构提出多项前瞻性的过滤演算法与架构设计，并希望能够成为未来软体定义网路的关键技术。

关键词： CNN   Benchmark Suite   Embedded devices   Cuda   OpenCL   Deep Neural Network   Artificial Intelligence and Robotics   Other Computer Sciences  

摘要： Convolutional Neural Network (CNN) has been used widely for the tasks of object recognition and facial recognition because of their remarkable results on these common visual tasks. In order to evaluate the performance of CNN for embedded devices effectively, it is essential to provide a comprehensive benchmark evaluation environment. Even though there are many benchmark suites available for use, but these benchmark suites require installation of various packages and proprietary libraries. This creates a bottleneck in using them in applications which are executed on resource constraint devices like embedded devices. In this paper, we propose an evaluation platform which can be used for evaluation on any platform that supports Cuda and OpenCL. This evaluation platform was executed on Nvidia TX2 Jetson board embedded device and commodity hardware without needing any extra proprietary libraries to execute the model. We also achieved 4.5-fold gain in execution speed of the Cuda and OpenCL model. The model also exactly predicts images as the Python based with 100% accuracy. We also provide in-depth statistics about the CNN network execution pattern by executing the model on embedded devices and commodity hardware.

关键词： 自供电物联网节点   超低功耗   电源管理系统   直流直流变换器   降压转换器   高压驱动   PFM控制   功率管  

摘要： 近年来无线物联网设备特别是无线传感器网络节点、无线医疗电子设备和可穿戴设备的快速发展推动了电源管理系统向超低功耗、高效率和高集成度方向发展。电池和(或)新能源供电的自供电物联网设备需要超低功耗设计使设备供电系统具有超过10年以上的寿命,这就需要超低功耗电源管理技术。无线物联网设备的电源管理系统要求高效率和高集成度,电源管理单元(PMU)将传统的多路多类型电源管理器件整合到一个芯片中,有助于降低系统功耗,减少片外元器件、板级空间和成本。以优化自供电物联网节点的电源管理系统为出发点,本文就超低功耗电源管理的关键技术、系统设计和电路设计展开研究。自供电物联网节点系统的平均静态功耗通常在几微瓦,因此电源管理系统的自身静态电流应小于微安级。论文在研究CMOS亚阈值设计技术的基础上,阐述了纳安级通用模拟电路的原理和实现方法,包括本征NMOS构成的超低功耗电流源、亚阈值区CMOS构成的超低功耗电流基准、超低功耗带隙基准、亚阈值区CMOS电压基准和采用采样保持技术的电压基准。针对纳安级电路易受噪声影响的特点,研究了纳安级电路的新型隔离保护环、版图设计和封装设计等技术。论文提出“悬浮隔离”的保护环设计大幅降低开关电源的功率级开关过程中产生的少子注入对超低功耗电路的干扰,使得超低功耗电路模块与开关电源功率级电路单片集成。为了使电源系统在微安等级负载和毫安等级负载同时拥有较高转换效率,本文提出一种自适应偏置电流脉冲频率调制模式(PFM,Pulse frequency modulation)的超低功耗降压转换器结构。系统根据当前工作状态动态开启和关闭除“常开”超低功耗模块以外的电路,只在突发工作状态下动态开启工作电流较大的模块。创新结构的PFM 比较器通过检测PFM频率判断输出负载状态,动态自适应调整PFM比较器的偏置电流。采样保持结构的电压基准使用20 nA偏置电流得到误差小于1.5%的电压基准。论文采用0.35 μm标准CMOS混合信号工艺,设计并实现了一款静态电流为95 nA的降压转换器,最终通过流片和测试,验证了新型架构和纳安级电路的性能。在输入3.6 V,输出2.5 V时,2μA的负载下的转换效率为79.8%,与近年同类研究文献相比,具有更好的性能。超长待机和3G/4G高速数据传输自供电物联网节点需要更高的电源电压和集成度,宽电压输入系统给超低功耗电源系统设计带来了挑战。论文研究多节电池串联的自供电物联网系统,针对性提出一款超低功耗PMU系统芯片。PMU集成多路电压转换器,通过复用超低功耗辅助电路,大幅度降低了电源系统的整体功耗。芯片集成了一路自适应偏置电流PFM控制模式的超低功耗降压转换器提高系统在微安级别负载时的转换效率,同时集成一路脉宽调制模式(PWM)的大负载降压转换器提高系统带载能力。论文提出无需片外电容和芯片引脚的全集成高压电平转换器和驱动电路结构,增加PMU的集成度的同时,避免功率级电路在开关过程中造成电源线上的“反射”电压,减少了功率级电路对超低功耗电路的干扰。采用基于标准CMOS工艺的混合信号BCD(Bipolar-CMOS-DMOS)高压半导体工艺,对宽电压输入全集成超低功耗PMU进行了设计、流片和测试。测试结果表明,该芯片各项指标满足设计要求,PMU的静态电流低至550nA,负载2 μA时,转换效率超过50%。超低功耗降压转换器输出电流达到50mA,转换效率为87%。大负载降压转换器输出最大电流达到了 500 mA,转换效率为90%。该芯片将高电压输入电源管理系统的工作电流从微安等级降低到纳安等级,大幅度提高了设备的使用寿命。

关键词： 电磁流量计   瞬态测量   电压电流比值   电压电流微分   微分干扰补偿   低功耗  

摘要： 电磁流量计是基于法拉第电磁感应定律的流量测量仪表,由于其测量管道内无阻挡体、可靠性高等优点,被广泛用于测量导电液体。目前电磁流量计大多采用稳态测量方式,在励磁电流稳定段的靠后部分测量流量。这虽然保证了测量精度,但导致电磁流量计功耗大,发热严重;同时,不便实现低功耗和便携式。为了降低励磁功耗,研究瞬态测量方式。瞬态测量方式利用励磁电流的瞬态段测量流量,励磁电流没有稳定段,大大减少励磁时间,从而降低励磁功耗。但是,瞬态测量时的励磁电流和信号电压都处于随时间变化的瞬态过程,信号电压不仅与管道内流量相关,还受时间的影响,这导致难以确定信号电压与管道内流量之间的关系。为此,通过研究瞬态时的信号模型,分析瞬态过程的励磁电流和信号电压,提出电压电流比值、电压电流微分和微分干扰补偿这三种测量方法;其中,电压电流比值方法通过电压除以电流并进行同相位取点,消除时间的影响,确定电压电流比值与流量的线性关系;电压电流微分方法通过微分后的电压的除以微分后的电流,消除时间的影响,确定电压电流微分比值与流量的线性关系;微分干扰补偿方法通过实时计算微分干扰对电压进行补偿,将补偿后的电压除以电流,消除时间的影响,确定处理结果与流量的线性关系。为了验证三种瞬态测量方法,研制基于DSP的电磁流量变送器硬件,采集瞬态时的励磁电流和信号电压,用Matlab编写这三种方法的程序对数据进行离线处理。离线处理结果表明,这三种方法的处理结果与流量之间均有良好的线性关系。编写基于DSP的电磁流量变送器软件,实时实现三种瞬态测量方法,进行水流量标定和功耗测试实验。实验结果表明,采用瞬态测量方法的电磁流量计测量准确度达到0.5%,与普通电磁流量计的测量准确度相同。功耗对比表明,基于瞬态测量原理的电磁流量计的励磁系统功耗是普通电磁流量计的1/1200,极大地降低了功耗。