关键词： 龙芯   实时性   Linux   移植   可靠性   裁剪  

摘要： 随着近年来中国航天事业飞速发展,卫星应用的领域不断拓宽,卫星的软件功能也越来越复杂,使用操作系统对星上任务和星上有效载荷进行管理已经是必然的趋势。国产龙芯1E处理器的出现,以其高性能、低功耗的特点,打破国外对我国航天芯片的封锁。在此背景下,研究基于龙芯平台的嵌入式实时Linux系统移植具有重要的意义。本文在分析国内外嵌入式操作系统的基础上,研究了标准Linux内核的实时性方法,分析了将实时Linux移植到龙芯1E平台上的可行性,结合航天项目特殊性,设计改进了Linux系统的异常处理策略,根据航天任务的需求对内核进行裁剪,最后测试平台的实时性能。本文的主要工作为设计搭建了基于龙芯处理器的嵌入式实时操作系统平台,对国内航天领域基于MIPS架构处理器的嵌入式实时操作系统的应用研究进行了有益的探索。本文的主要研究内容包括:(1)在对常用实时操作系统进行详细调研的基础上,对比分析它们的特点,选择使用RT-Preempt patch对Linux进行实时性提升方案。同时分析RT-Preempt patch的中断线程化、临界区可抢占、高精度时钟、实时调度策略、优先级继承等技术的原理。(2)在分析MIPS架构下BootLoader的引导过程和Linux系统启动方式的基础上,实现了BootLoader引导Linux内核启动;成功移植安装RT-Preempt patch的Linux内核,并完成根文件系统制作;针对航天项目可靠性特殊需求,,设计改进MIPS架构操作系统异常处理机制。(3)针对嵌入式系统资源紧张的问题,在分析Linux内核的模块化设计机制基础上,通过三种不同粒度的裁剪方式,对内核进行模块级、函数级和代码级的裁剪。(4)完成移植剪裁后操作系统的关键实时性能指标测试,包括:平台上下文切换时间、中断响应和恢复时间;使用专业的实时测试工具Cyclictest对平台进行测试,对测试结果进行总结分析。最后,本文通过实验测试,表明RT-Preempt patch可以有效的提高标准Linux的实时性,基于龙芯处理器的嵌入式实时Linux平台能够满足航天项目对操作系统实时性的需求。

关键词： 嵌入式系统   深度学习  

摘要： 嵌入式系统在我们身边已经无所不在,随着智能手机、平板电脑、汽车安全和信息娱乐、机器人、安防监控、医疗保健、无人机等应用的需求不断提高,智能传感、深度学习、边缘计算和人工智能等革命性的技术也得到突飞猛进的发展,这也对嵌入式系统提出了更高的要求。CEVA作为专注于智能互联设备的信号处理IP授权公司,提供视觉、音频、通信和无线连接

关键词： Computer science  

摘要： Multi-threaded software and distributed cloud software are prevalent as a dominant backbone for modern applications. Although it is extremely important, their reliability is severely threatened by software bugs. Among all types of software bugs, timing bugs are among the most troublesome due to their inherent non-deterministic nature and the huge interleaving space. Timing bugs are caused by unexpected timing among local events in multi-threaded systems (local concurrent bugs or LCbugs) or distributed events, such as message or faults, in distributed systems (distributed concurrency bugs or DCbugs). A timing bug model is critical to guide the design of automated tackling tools, which includes three parts: concurrent source, synchronization mechanisms, and sharing resources. Existing timing bug models mainly focus on the thread interleaving concurrent source, the lock-related synchronization mechanism, and shared global memory resources for LCbugs. To fight timing bugs and improve the concurrent software reliability in multi-threaded systems and distributed systems, this dissertation works on these three parts and makes the following contributions: First, this dissertation conducts an empirical study of timing bugs in multi-threaded systems and distributed cloud service systems to understand how common are timing bugs, what's the resource being competed, and how were they resolved or fixed. Our empirical study includes two parts. (1) we conduct a comprehensive characteristic study on real-world incidents in Microsoft Azure production-run cloud services. The study reveals several main findings: (a) about 15% software bug incidents in our study set are caused by timing bugs; (b) 60% timing bugs in our study set are DCbugs (message timing bugs or fault timing bugs); (c) half of the timing bugs in our study set are racing on persistent data instead of shared global memory variables; (d) mitigation strategy, especially running-environment mitigation, is widely used to res

关键词： PLL-TDC   ROIC   低功耗   Time-of-Flight   激光测距成像  

摘要： 作为激光测距以及3D成像应用的核心技术之一,红外单光子计时读出电路（Readout Integrated Circuit,ROIC）配合集成的GM-APD阵列可实现对光子飞行时间（Time-of-Flight,TOF）的高精度测量,从而获得被测目标物体的距离信息。随着激光测距成像应用要求的不断提升,ROIC系统设计应具备更低的功耗、更高的检测精度、更宽的动态以及线性范围。但随着阵列规模的扩展,系统功耗急剧增加,电路性能提升受到极大的限制。在保证系统性能的前提下扩展阵列的规模,难度日益提高。针对激光测距以及3D成像应用需求,本文设计了一种基于PLL-TDC（锁相环驱动的时间数字转换器）的阵列型ROIC电路,通过对目标物体的主动测距实现三维成像功能。首先,为满足高精度、低功耗要求,设计了一种伪三段式局部共享型时间数字转换器（Time-to-Digital converter,TDC）,其中高段与中段为像素独享,低段TDC为像素共享。高段为7Bit时钟周期同步计数型TDC,中段TDC为2Bit异步计数器,其降频后的时钟驱动高段TDC,不仅可保持量程还能有效降低高段TDC的计数功耗;低段为像素共享的4Bit相位分辨型TDC,分相信号来源于PLL中VCO的四个分相时钟。其次,对TDC中采样相位信号的电路结构进行改进,压缩其建立保持时间,简化电路结构,使其更适合于阵列运用,并对TSPC结构进行低功耗优化,降低像素TDC的功耗。最后,版图设计时,选取合适的多电源梳状双端供电结构,对关键信号采用延迟匹配设计以及抑制高频信号串扰,以此提高PLL-ROIC芯片的鲁棒性。基于TSMC 0.35μm标准CMOS工艺和Cadence EDA工具,完成了PLL与规模为16×16的ROIC系统设计、前仿真、版图设计、后仿真和流片验证。在3.3V电源电压、10MHz参考时钟、15.625MHz低频传输时钟、20kHz帧频以及常温27℃条件下,测试结果表明,系统可达到0.575ns的时间分辨率以及2μs的测试量程,并且具有-0.56LSB0.57LSB的微分非线性（DNL）、-0.9LSB0.57LSB的积分非线性（INL）,芯片功耗约为151.7mW。分辨率测试值相比于仿真结果略有增加,其它测试结果满足设计指标的要求。

关键词： 低功耗   陀螺仪  

摘要： 目前,快递行业发展迅猛,但一些问题也相应产生。快递运输过程中普遍缺乏有效的手段对快件进行实时监控和管理,一旦发生损坏,会给用户造成不必要的经济损失,也会引发一系列的纠纷。我发明的快递安全小助手是针对高价值、对运输有较高要求的快递物品而设计,它借助低功耗、小体积的智能监测设备,能有效解决贵重物品在运输环节

关键词： 磁通门磁强计   小型化设计   立方星   地磁测量  

摘要： 地磁场是地球基本物理场之一，卫星磁测是探测地磁场的一种途径。磁通门磁强计具有高稳定性、高分辨率、矢量测量等特性，是磁测卫星的常规载荷。近年来，立方星(Cube-Sat)发展迅速，并被应用于地磁场测量，因此对小型化、低功耗全数字式的星载磁通门磁强计的需求不断增加。　　本论文的目标是发展适用于Cube-Sat的小型化低功耗全数字式的磁通门磁强计整体设计技术。在磁通门磁强计的探头设计与加工、硬件电路和软件控制设计等方面取得了如下成果:　　(1)在探头设计中，主要是进行结构设计和材料选择来实现仪器小型化、低重量，并进行了试验验证。对比了平行磁通门和正交磁通门探头的区别，确定了使用平行磁通门设计，使用坡莫合金作为磁芯材料，圆环型结构磁芯，感应骨架选用了聚醚醚酮材料。聚醚醚酮骨架代替铝骨架，每个骨架减轻了1.5克，减轻了57.7％的骨架重量。设计中将感应线圈和反馈线圈合并，节约体积约20％，同时也减轻了重量。　　(2)硬件电路中低通滤波器、压控电流源等的改进和PWM反馈控制软件模块的组合，实现了高精度、小型化、低功耗，使得仪器设计满足Cube-Sat的载荷要求。硬件电路板总尺寸为10×10×3cm3，符合Cube-Sat的要求10×10×10cm3。提高AD位数，改用24位的AD转换器来提高精度。将感应信号的谐振放大设计出窄带带通滤波器，更加通用和便捷。设计中使用轨到轨运放，可以达到设计的边界值。配合算法的设计，去掉了DAC设计。硬件电路的改进和设计，保证了仪器的精度，降低了仪器的功耗。　　(3)在可编程逻辑器件FPGA的控制下，使用数字化的脉冲宽度调制技术来实现反馈控制，实现了较为精确的比例控制，进而将测量结果通过串口通讯实时反映到上位机。软件设计部分每一个控制和功能模块实现了信号控制和处理的数字化，特别是PWM反馈控制系统减少了DAC的使用，减少了外面环境对于仪器的干扰，控制位数精确到了12位。　　(4)磁通门磁强计设计完成之后，制定了试验方法进行测试，各个硬件部分和软件部分功能正常，达到Cube-Sat全数字磁通门磁强计的小型化、低功耗的设计预期。

关键词： 可穿戴设备   IMU   Bosch BMI270   BMI  

摘要： 专注于引入新品推动行业创新的电子元器件分销商贸泽电子(Mouser Electronics)即日起备货Bosch的BMI270智能惯性测量单元(IMU)。此款超低功耗IMU采用Bosch的MEMS工艺技术,大大减小了加速度计的偏移并提高了灵敏度。BMI270包含直观的手势、情境和活动识别功能,并集成了即插即用计步器,特别适合可穿戴设备、可听戴设备、增强现实和虚拟现实(AR/VR)等应用。贸泽供应的Bosch BMI270 IMU有两个特定应用版

关键词： 时域比较器   逐次逼近型模数转换器   高精度   低功耗   分裂重组冗余算法  

摘要： 伴随着蓬勃发展的物联网、可穿戴设备和医疗电子等,大量的传感器被部署和使用,而模数转换器作为连接模拟信号和数字信号的桥梁,在传感器网络中扮演着重要角色,这些应用场景往往需要高精度低功耗的模数转换器持续工作,而适应先进CMOS工艺的SAR ADC大部分模块为数字化的,能提供很高的能效,受到了越来越多关注。同时,在SAR ADC中,对供电电压相对不敏感和噪声性能更为优越的时域比较器也成为高精度设计的热点,而属于时域比较器的VCO-based比较器不仅能得到比较结果,还能提供额外的振荡信息实现其它功能,比如在实现旁路窗逻辑中的应用。本文对SAR ADC的性能指标、主要模块和本设计所涉及的相关技术进行了详细介绍,基于此,本文采用40nm CMOS工艺设计了一款工作在1.1V下的12位SAR ADC。这款ADC采用VCO-based比较器实现了旁路窗逻辑和亚稳态检测,被跳过的比较周期节省了大量能量。此外,本文提出一种使用在旁路窗逻辑中的分裂重组冗余算法以及对应的数字错误纠正逻辑,提高了ADC整体的精度和速度。电路仿真结果显示,在1.1V的电源电压和30MS/s的采样率下,该设计的有效位数为11.12bit,无杂散动态范围为85.35dB,品质因子(FoM)为5.69fJ/Conv.-step,达到了很高的能效。对比使用单个时域比较器的SAR ADC,本设计是已有文献中的最高速度。

关键词： 并行全阻抗测量系统   电路设计   信号处理   漂移补偿  

摘要： 海洋占据全球超过71％的表面积，在维持全球气候和生态环境的稳定方面发挥着至关重要的作用。近年来，随着全球气候变化的不断加剧，对海洋及其他水环境进行监测和研究的重要性与日俱增。电导率、温度和深度传感器（简称CTD传感器）是研究水环境最基础和最重要的传感器。这些传感器在研究全球气候变暖问题以及监测海洋生态环境等方面有着重大意义，它们不仅可以用于监测海水的流动、循环和气候变化，还可以为海洋生态系统以及生物地球化学的研究提供背景物理参数。　　经过调研，目前现有的基于阻抗测量的CTD传感器测量系统存在以下两个问题:1）通用性较差，这些系统需要设计不同的测量电路来分别适配电导率、温度和深度传感器探头;2）这些测量系统均无法兼顾低功耗、高精度、短响应时间三个指标。　　为了解决上述问题，本文设计并实现了一个并行全阻抗测量系统。主要贡献如下:　　1.本文采用基于三参数正弦波拟合算法的测量电路设计方法，既支持了全阻抗测量，又保证了测量系统的实时性;2.本文采用FPGA进行实时信号处理，采用MCU进行辅助流程控制，且FPGA和MCU均选用低功耗系列，在能够实现实时、高速信号处理的同时，又保证了测量系统的低功耗特性;3.本文采用基于双通道相互校正的漂移补偿方法，在不影响响应时间的同时，减小了电路中元器件漂移现象对测量结果的影响，进一步提升了系统的测量精度。　　为了测定本系统的性能指标，进行了大量的测量实验。实验结果表明，本系统的分辨率为0.001％左右，在电导率测量方面的精度为0.026％左右，功耗为21mW左右（每秒测量一次），响应时间为40ms左右。

关键词： 3D NoC   低功耗   映射算法   遗传算法   模拟退火算法  

摘要： 随着纳米技术与超大规模集成电路(Very Large Scale Integration,VLSI)技术的飞速发展,如何将数量众多的IP核集成到单个芯片内将成为片上系统(Systemon-Chip,SoC)的难题。片上网络(Network-on-Chip,NoC)架构的提出,从体系结构上彻底地解决了SoC所面临的这一问题。随着IP核数量的急速增加,2D NoC开始面临着芯片面积、性能、带宽及功耗等一系列的问题。因此,3D NoC的概念被提出。3D NoC将多个具有2D结构的NoC芯片用3D封装的方式封装成一个芯片,芯片之间主要依靠硅通孔技术(Through Silicon Via,TSV)互连。与2D NoC相比,其具有更小的面积,更短的延迟,在系统性能与功耗方面均获得了极大的改善与提升。功耗优化是NoC设计的重要部分,本文以功耗优化为主要目标,针对如何将IP(Intellectual Property)核合理映射到3D NoC的问题,提出了一种改进初始种群的混合模拟退火遗传映射算法。首先,通过对初始种群选取方法进行改进来获取功耗更低的映射方案;其次,针对其选择方式的随机性,提出了一种改进的轮盘赌选择方法,通过对轮盘赌选择的改进,使得选择最优个体的可能性达到最大;最后,针对遗传算法局部最优问题,在遗传算法交叉操作阶段结合模拟退火算法,得到全局最优方案。实验在Windows系统下采用C++语言实现,结果显示,与传统的遗传算法相比,该算法具有较好的收敛性,能快速搜索到较优解,在核数量众多(124个IP核)的情况下,采用改进的模拟退火遗传算法进行映射产生的平均功耗比使用遗传算法时降低了32.0%。