关键词： 数字化读出电路   大面阵   低功耗  

摘要： 红外光是不可见光,但可根据其特定的效应,由探测器采集后经电路转化成像,红外探测器就是专门用于探测红外光的器件。红外探测器分成制冷型和非制冷型两种,非制冷型红外探测器不需要制冷设备降温,重量和体积都较小、便于携带、能适应复杂的工作环境,在日常和工业生产中都拥有着广泛的应用,随着市场的需求变化,目前非制冷型红外探测器正朝着更大的分辨率、更高的性能、更轻的重量和更低的功耗等多个方向发展。 非制冷红外探测器由传感器和读出电路(ROIC,Readout Integrated Circuit)组成,读出电路是数模混合电路,由数字系统和模拟电路共同搭建。随着探测器分辨率越来越大,传感器的阵列规模随之增加,大面阵设计将直接导致电路规模和数据量的增大:同工艺下,电路规模增大将使得芯片面积增大,芯片面积增大后模数电路交互信号的时序将很难满足,需要对传统模拟电路搭建的AD(Analog-to-digital Converter)信号转化模块使用数字化设计处理解决,这是大面阵设计的第一个难点;同时,由面阵增大引起的新增数据,需要使用更高频的时钟处理,时钟频率升高将造成芯片动态功耗变大,对于小型便携式产品,实现低功耗设计是大面阵设计的第二个难点,本文研究的重心是数字系统低功耗设计和AD模块数字化设计两部分。为实现大面阵红外探测器,本文围绕上述目标做了以下的工作内容: 1.针对数字系统时钟树功耗高的问题,对芯片各模块的时钟进行门控处理,最终门控时钟方案将芯片整体功耗从277.3mW降低到205.8mW,降低了26%的芯片功耗; 2.针对数字系统输入模块功耗高的问题,提出的寄存器门控时钟OOC(Onchip Offset Calibration)方案将芯片整体功耗从205.8mW降低到175.2mW,降低了15%芯片功耗; 3.针对模数电路数据交互时序难满足的问题,提出了同步翻转信号门控时钟AD方案实现了大面阵设计下对大量异步信号稳定触发接收的设计需求; 4.针对数字系统输出模块功耗高的问题,对算法进行了优化,减少了一万多门寄存器,最终算法优化减少的功耗与寄存器门控时钟的OOC模块功耗基本相等,不包含算法模块优化,芯片整体功耗降低了37%。 本论文设计的探测器面阵规模为1280×1024,数字系统功耗为175.2mW。

关键词： 无源UHF RFID标签   模拟前端电路   数据读取电路   低功耗  

摘要： 近年来,物流、零售等行业的快速发展对电子标签的识别距离和设计成本提出了更高要求,在各类电子标签中,无源UHFRFID标签凭借其成本低、识别距离远、多对象同时识别的优势成为这些大规模应用领域的最佳选择。无源UHF RFID作为被动式的非接触识别技术,其标签芯片的工作能量全部来自于读写器发射的射频载波,则标签芯片的功耗便成为制约其识别距离的主要因素。因此,对无源UHF RFID标签芯片展开低功耗研究具有十分重要的意义。 为了满足大规模应用场景对电子标签的要求,本文研究了用于无源UHF RFID标签芯片的低功耗模拟前端电路和基于反熔丝型OTP存储器的低功耗数据读取电路,在保证标签芯片稳定工作的同时降低了电路功耗,进而提升标签的识别距离和整体性能。 对于低功耗模拟前端电路,研究主要集中在以下几个方面。第一,利用亚阈值技术和有源电阻技术设计了一款低压低功耗基准源电路,该电路在1.2V的典型工作电压下,仅以232nW的静态功耗即可实现所需基准电压,且其低频处的PSR优于-69dB,在降低功耗的同时有效兼顾了精度和面积要求。第二,设计了一款低静态电流LDO电路,通过采用工作在亚阈值区的一级运放作为误差放大器,将静态功耗降低至420nW,并利用二极管连接型PMOS管代替大的反馈电阻,有效减小了电路面积,从而降低标签芯片成本。第三,提出了一种基于可控延迟单元和信号保持单元的高可靠性上电复位电路,其在缓慢上电、快速上电、小电源纹波和大幅度掉电等情况下,均能够正常输出有效复位脉冲,且静态电流仅为81nA,在保证低功耗的同时进一步提高了复位信号可靠性。第四,设计了一款低功耗弛豫振荡器,其利用NMOS管的阈值电压取代了传统弛豫振荡器中复杂的比较器单元,将电路功耗降低至664nW,并通过温度补偿电路和开关电容自校准电路克服了因温度或工艺变化造成的时钟信号偏差,使输出时钟频率精度可达到2.34%,兼顾了标签芯片低功耗与高稳定性的设计要求。从整体来看,模拟前端电路功耗仅为1.4μW,版图面积为60μm×150μm,具有功耗低、面积小和稳定性高的特点。 对于低功耗数据读取电路,本文采用基于预充电机制的电压型灵敏放大器作为其核心单元,利用严格的时序控制信号即可对反熔丝型存储单元进行有效读取,避免了额外参考电流的存在,显著降低了电路功耗。此外,在低功耗灵敏放大器研究的基础上,完善了数据读取通路中的其他模块设计,并利用不同电阻值来模拟存储单元编程前后的不同状态,对完整的低功耗数据读取电路进行了相应仿真验证。后仿真结果表明:在读取频率为160kHz的情况下,所设计的数据读取电路平均功耗仅为3.6μW,相较于以电流型灵敏放大器为核心的传统读出电路,功耗优化率可超过50%。 本文深入研究了应用于无源UHF RFID标签芯片的低功耗模拟前端电路以及低功耗数据读取电路,并基于UMC110nm工艺完成了相应的原理图设计、版图绘制以及仿真验证,为实现RFID标签的大规模应用奠定了坚实的基础。

关键词： 插入式微型机顶盒   小型化   高集成度   低功耗   TVOS 5.0  

摘要： 本文深入探索面向未来智能家庭环境的插入式微型机顶盒创新技术方案。该方案旨在通过显著提升硬件集成度，实现机顶盒体积的大幅缩减，创新性地采用直插等隐蔽连接方式接入电视机，高效输出解码后的高清音视频内容。同时，本方案配备单一遥控器，实现对机顶盒与电视机的统一控制，有效减少连接线，显著提升家庭布局美观度及用户收视体验。在硬件设计上，本方案聚焦HDMI接口式插入式微型机顶盒开发，即将传统有线电视或IPTV机顶盒的硬件平台全面微型化，并通过HDMI接口无缝对接电视机，确保高质量音视频内容传输。此外，机顶盒还巧妙利用电视机USB接口供电，进一步简化安装流程与线缆管理。软件层面，方案基于先进的TVOS平台。该平台不仅可轻松对接全国各地现有有线电视服务，还针对IPTV市场，采用“各省定制基础软件平台+属地化IPTV功能应用+属地化IPTV应用软件”的模块化策略，确保与各大IPTV运营商现有业务生态的无缝融合，促进业务的平滑过渡与升级。本方案基于对当前机顶盒市场现状与需求的深刻剖析，提出插入式微型机顶盒技术的必要性与可行性，并详细阐述其设计原理、关键技术及广泛应用场景，为智能家庭娱乐生态的构建提供有力支持。

关键词： 降压型DC-DC转换器   ACOT控制模式   低功耗   高效率  

摘要： 随着电子行业的不断发展,各种电子器件和芯片都朝着小型化发展,伴随着尺寸的减小,各种电子器件的功耗不断上升,对于电源管理芯片同样意味着将朝着更高的效率、更低的功耗以及更小的尺寸发展。在不同的领域中对于电源管理芯片的性能要求也有所不同,航天航空领域对于开关电源的可靠性和稳定性要求十分严格,便携式设备的需求则是低功耗。本文的主要目的是设计一个高效率、低功耗的Buck转换器芯片。 DC-DC转换器作为直流输入直流输出的电源电路,能为电子设备提供稳定的输出。为DC-DC选择不同的控制模式,可以使其正常工作在不同场合下。一般常用的控制模式是电压模式控制和电流模式控制,但这两种控制方式存在电路复杂、系统稳定性差的问题。因此我们找到了一种COT的控制模式,其结构简单,可通过固定导通时间实现快速瞬态响应。不过COT控制模式也存在不足,由于它的导通时间固定,使其开关频率不稳定;另外,它需要较大的输出电容,考虑到尺寸和成本,COT控制模式并不适合在市面上推广。最终,在众多控制模式中选择了ACOT控制模式——自适应恒定导通时间控制模式,其导通时间随输入输出的变化自行调节,开关频率恒定,解决了COT控制模式的不足,并具有良好的瞬态响应和更高的转换效率。 本文首先介绍了DC-DC的三种拓扑结构,详细研究了同步降压型DC-DC转换器的基本原理和工作模式等,并对其功耗来源和提升效率的参数选型进行了分析。对所采用的ACOT控制模式进行了介绍,并对其稳定性和直流失调问题进行分析。基于预期的设计要求,对转换器的关键子模块进行了详细的分析、设计,并进行了仿真验证。经过验证,各个子模块性能均能满足设计需求。 最后,本文采用0.18μm BCD工艺,对电路的整体性能进行仿真验证。验证结果表明,该转换器具有1.8V-4V的输入电压范围,输出范围为0.6V-2V,开关频率约为1MHz,最大负载电流为2A,Buck的静态电流约为4.15μA,并且在最小输出电压也有80%以上的转换效率,该转换器实现了低功耗高效率的设计目标。

关键词： 逐次逼近寄存器模拟数字转换器   采样热噪声   电容失配校正   比较器   残差放大器  

摘要： 模拟数字转换器(Analog-to-Digital Converter,ADC)在电子系统中起着关键作用,连接着物理世界和数字电路。其中,逐次逼近寄存器(Successive Approximation Register,SAR)ADC因其简单、低功耗的特性,在低功耗应用中领先于其他类型的ADC。随着半导体工艺进步,传统的纯模拟电路设计面临挑战,而SAR ADC因其简单的数字化结构,在先进半导体工艺中表现突出。移动设备对低功耗的需求使得对SAR ADC的研究变得尤为迫切,因为其直接影响续航时间和用户体验。 随着各行业对ADC精度要求的提高,高精度ADC的研究变得至关重要。传统的结构包括流水线(Pipeline)和过采样(Oversampling),但过采样整形ADC无法满足需要快速量化响应的应用场景,而且需要额外的抽取滤波器。SAR ADC和Pipeline SAR ADC是常用的结构,具有低功耗和高精度等优势,且适合多通道复用。本课题旨在探索高精度Pipeline SAR ADC和SAR ADC的设计方法,以支持工业控制、仪器仪表和医疗器械等领域的需求。 本文重点研究了SAR ADC和Pipeline SAR ADC的电路设计和架构,探讨了低功耗低噪声比较器和残差放大器设计、采样热噪声以及电容失配的校正等主要问题。在研究背景和意义介绍后,概述了模数转换器的基础知识,着重解释了SAR ADC和Pipeline SAR ADC的结构、工作原理、性能指标以及常见的非理想因素。针对这些问题,详细介绍了比较器优化、级间放大器设计和电容失配校正等关键技术。基于传统结构和技术,本文提出了以下方法以提升SAR ADC和Pipeline SAR ADC的性能和能效: (1)增益提升和亚稳态概率降低的压控振荡器(Voltage-Controlled Oscillator,VCO)比较器:通过电流复用技术,在相同能耗下增大了压控振荡器的电压到时间的增益,从而在不增加额外功耗的情况下提升了比较速度和噪声性能。此外,通过鉴相器内部的反馈调整死区大小,成功降低了压控振荡器比较器遇到亚稳态的概率。 (2)结合压控延迟线(Voltage-Controlled Delay Line,VCDL)的动态偏置比较器:通过在传统动态偏置比较器前加上压控延迟线作为比较器的第一级,将输入电压转换成时域信号,并将动态偏置放大器的输入共模提升到电源电压。提升了动态偏置放大器的速度,同时保留了其动态偏置特性,有利于提升噪声性能和降低功耗。这一方法实现了更好的速度-噪声-功耗之间的平衡关系。 (3)结合自适应延迟线的低噪声浮动反相放大器比较器:所提出的比较器对传统基于浮动反相放大器的设计进行了改进。首先,引入了自适应延迟线来控制锁存器级的导通,以便在小幅输入信号下增加延迟,从而提高预放大器的增益,减少锁存器级的等效输入参考噪声,从而降低比较器整体输入参考噪声。其次,在预放大器级内部引入了内嵌正反馈,以加快预放大器的放电速度并增强输出增益。 (4)采用可切换延迟控制信号和预复位机制的14位,50 MS/s SAR ADC设计:这项设计在上述第(3)点中提到的比较器基础上进行了改进。该结构引入了可切换延迟,将SAR ADC的前九个周期设置为高速比较模式。这一模式的实现方式是通过可切换延迟控制,同时导通比较器的预放大器和锁存器,以牺牲噪声性能来提高速度。在剩余的量化周期中,将比较器切换到低噪声模式,通过自适应延迟降低噪声,从而提高SAR ADC的整体噪声性能。为了进一步提高速度,采用了预复位机制,提前对比较器进行复位,减少了比较器复位所需的时间,减少了时间开销。 (5)开关电容放大技术的线性度提升与噪声降低:该设计结合了相关电压移位(CLS)和噪声带宽切换,实现了等效开环增益的提升和等效输出噪声的降低。相较于传统的方案,这一设计将SFDR性能从51 d B提升至88 d B,输出噪声则从583.3V降低至450.8V。 (6)信号带宽提升和线性度改善的采样热噪声消除技术:该技术采用微分电路补偿路径,解决了传统采样热噪声消除技术在高频输入信号下放大器输出饱和的问题,从而提升了系统的带宽和线性度。仿真结果显示,当输入频率约为5MHz时,该结构的无杂散动态范围(SFDR)从83.1 d B提升至117.7 d B,同时将总等效输入噪声(包括采样热噪声和残差放大器噪声)从113V降低至39.8V。 (7)18位4 MS/s Pipeline SAR ADC的设计,包含输入信号不相关的电容失配校正方案:本设计采用了电容阵列拆分、交换和重新组合的方法,并结合微扰注入,利用分裂式(Split)ADC结构,实现了对电容失配的后台输入信号不相关的校正。此外,采用双权重值对参考电压偏差进行了校正。

关键词： 低功耗   低峰值平均功率比   高频谱效率   超奈奎斯特传输技术  

摘要： 随着第五代(5th Generation Mobile Communication Technology,5G)无线通信系统的商用化,宽带无线通信系统已经得到迅速发展并日趋成熟。然而,随着用户对传输速率和业务场景的需求不断增长,以第六代(6th Generation Mobile Communication Technology,6G)为代表的未来移动通信对无线传输技术提出了更高的要求。促使业界发展高效灵活的物理层波形技术,在误码率、频谱效率、峰均比等关键指标之间取得更好的平衡,以满足6G差异化的场景和业务需求。 针对上述研究背景,本文的研究工作主要集中在以下几个方面: 首先,针对上行通信设计对于低功耗的迫切需求,本文深入研究了能提供低峰值平均功率比的波形设计。该研究旨在提高上行通信系统的功率效率,延长设备的电池寿命,并降低射频成本。具体而言,本文探讨了恒包络正交频分复用波形技术在上行传输设计中的应用,并提出了基于压缩扩展技术的低复杂度接收机方案。进而,本文还对该波形固有的带外泄露问题进行了深入分析,并提出了基于N连续的预编码技术优化了上行的带外辐射问题。 其次,为了验证所提出的恒包络波形设计和上行传输技术在实际信道下的性能表现,本文通过实验对所提算法的有效性进行了验证。具体而言,基于恒包络正交频分复用系统的结构搭建了实验平台,并完成了误码率性能测试工作,为波形参数优化提供了实验验证依据。 最后,针对下行通信对高频谱效率的要求,本文研究了基于叠加编码调制的超奈奎斯特传输技术。该技术能够实现更高的数据传输速率和更有效的频谱利用,但其固有的高峰均比和带外泄露成为系统设计的瓶颈。针对上述挑战,本文研究了该系统的峰值平均功率比和带外泄露发端抑制问题,并在收端相应地提出了基于迭代恢复的限幅噪声补偿算法,最后通过计算机仿真,验证了所提出的算法的有效性。 综上所述,本文基于未来移动通信对于波形设计在上下行传输场景的差异化需求,完善了上下行波形设计,并提出一系列波形优化技术,在误码率、频谱效率、峰均比和带外辐射性能方面取得了不同的平衡。本文的研究成果可以为6G通信的波形设计与优化提供理论支撑和方法借鉴。