关键词： 低功耗蓝牙   Nordic   脉搏血氧仪  

摘要： Nordic Semiconductor宣布位于杭州的医疗科技公司兆观传感科技(MegaHealth Technologies)已经选择使用Nordic的nRF52832低功耗蓝牙系统级芯片来为"ZG-P11D医用脉搏血氧仪"提供处理能力和无线连接功能。轻巧、防水的ZGP11D智能脉搏血氧仪具有指环形状,适合夜间和长时间连续佩戴在手指上。这款医用脉搏血氧仪通过了CFDA认证,并已广泛应用于医院环境。

关键词： X射线   CMOS   前端读出电路   CTIA   大动态范围   低噪声   低功耗   可变灵敏度  

摘要： X射线是一种不可见光,具有强穿透性,因此被广泛应用于医学成像、工业检测、安检等领域。随着应用领域不断扩大,应用环境越来越复杂,对于成像质量的要求也越来越高。本文结合实际要求,对应用于X射线图像探测器的前端读出电路进行研究和设计。本文介绍了X射线探测器前端读出电路的发展趋势。随着待测粒子能量范围越来越大,前端读出电路的动态检测范围也在增大,工作速度在增快,但对低能量粒子检测的灵敏度低,输出信号在线性度、功耗和噪声等方面存在不足。为解决该问题,在检测范围大的情况下提高低能量粒子检测的灵敏度,并具有高帧频、高线性度、低功耗和低噪声,本文通过参考国外研究,研究并设计了自适应变化灵敏度的X射线探测器前端读出电路的框架结构。在框架结构中,电容跨阻放大器(Capacitance Trans Impendence Amplifier,CTIA)可实现输出信号的高线性度,相关双采样电路(Correlated Double Sampling,CDS)可用于消除噪声、提高输出信号的信噪比,积分电容控制模块用于实现灵敏度自适应可调。本文基于0.13um CMOS工艺,对前端读出电路进行了电路设计和版图设计,给出了相关设计参数和仿真结果。芯片进行实际流片后,测试结果表明,本文设计的前端读出电路像素阵列为32×16,可以实现自适应可变灵敏度的积分功能。在3.3V电源供电下,工作帧频可达到10KHz,线性度达到99.95%,总功耗为85.4uW,输出摆幅至少达到1.5V,等效噪声电荷约为62.5e-,单个像素尺寸为150um×150um。

关键词： 图像分类   任务调度   移动端   低功耗  

摘要： 近年来,深度学习在图像识别领域迅猛发展,针对不同应用需求的卷积神经网络（Convolutional Neural Network,CNN）层出不穷。随着移动系统性能的迅速提升,移动用户期望更低响应延迟的图像识别应用。而由于网络状态的不稳定性及网络带宽的限制,简单的将CNN模型部署在云端的计算模式无法保证移动用户体验期望,同时,受限于移动端有限的资源,移动设备也无法满足CNN模型对计算、存储及电量资源的需求。因此,亟须设计一种新的计算模式,使得基于卷积神经网络模型的图像分类任务能够满足用户对快速响应、低能耗及高准确率的期望。本文从CNN模型的能效和分类特点出发,对CNN模型在移动端的部署及图像分类任务的调度进行研究,主要工作如下:1.针对不稳定的网络状态环境导致深度学习模型推理延迟过高的问题,本文面向智能移动终端本地执行图像分类任务的场景,结合不同卷积神经网络模型的分类特点,提出了自适应CNN模型选择策略。该策略首先分析不同模型对图像的分类结果,输入贪心算法构建基于能效的图像分类模型序列,然后将预分类算法进行排列组合形成多种备选分类方案,最后为序列中的每个图像分类模型构建与之对应的预分类模型,并选择性能最优的预分类方案。该策略为不同的图像选择最适合的图像分类模型,实验结果表明,相比于单独使用Inceptionv4,本文提出的自适应模型选择策略推理时间降低15.8%,能耗降低71%,准确率提升7.6%。2.针对在移动端本地执行图像分类任务的延迟高、能耗高问题,结合边缘计算的架构,提出基于边缘服务器的图像识别任务调度策略。首先根据图像在不同卷积神经网络模型和不同设备上的推理时间及能耗,分别在移动端和边缘服务器端部署了轻量级的模型和高准确率的模型。然后根据图像特征对图像识别任务进行调度。该策略将更适合应用于轻量级模型的简单图像分配给本地部署的模型执行推理,将更适合应用于高性能模型的复杂图像分配给边缘服务器端部署的模型执行推理。实验结果显示,相比于在智能移动端本地执行图像分类任务,基于边缘服务器的图像识别任务调度策略的分类准确率提升3.1%,推理时间降低91.6%,能耗降低了92.5%。

关键词： 低功耗   全数字   电容式传感器   接口   电路设计  

摘要： 根据电容器原理,电容式传感器将待测量转化为电容值,进而根据电容两端电压转化为所要测量的参数值.该测量方法被广泛用于压力、加速度、位移等参数的测量.随着集成电路制造工艺技术的快速发展,互补金属氧化物半导体(CMOS)电路由于功耗低(几乎没有静态功耗)而被广泛应用在集成电路中.它的出现促使电容式传感器被广泛地应用在集成传感器中,能较好地与其他电路共同集成在同一芯片上,从而降低系统的成本,并提高了传感器的检测精度.基于此,本文主要对低功耗全数字电容式传感器接口电路设计进行分析探讨.

关键词： Low Power   Neuron Model   VLSI   Electrical engineering  

摘要： The brain is a powerful system on computing and learning. Also, it is probably the most complex and interesting system in the world at the same time. It consists of a neural network of billions of neurons and synapses. They are the basic structural and functional units of the brain. Therefore, understanding real neuron's fundamental mechanisms and basic operating principles becomes a fascinating challenge that motivates and gathers people from different research fields as neurophysiologists, mathematicians, physicists and engineers. In order to study the nervous system, a reasonable starting point is to model its basic units, neurons and synapses, extract the key features, and try to put them together in simple controllable networks. Thanks to the efforts by biologists, lots of researches and subtle experiments have been done. The data and conclusions from those researches give physicists and mathematicians an opportunity to simplify the complex neural network and transform them to many different kinds of reasonable neuron models using explainable mathematic equations and theories. And finally, based on those simplified networks, engineers can design and build devices using VLSI approach to mimic or even reform real neuron's activities in a real-time domain so that we can use them in many fields like bio-mimetic robotics and biomedicine. Although there are so many of such models both at biological and functional level have been developed, not all of them is suitable for implementation and practical use. For VLSI design, not only do we have to realize the correct neural functionality, but also need to consider the power and area efficiency. And in practical case, the stability and reliability under different serious conditions need to be taken into consideration as well. Thus, it is necessary to study each neuron model for feasibility and compare different neuron models in real design situation. In this work, the biological background and modeling of spiking neurons

关键词： 脑电信号   低功耗   便携   P300   EMD算法  

摘要： 脑电波(Electroencephalogram,EEG)是一种使用电生理指标记录大脑活动的方法,大脑在活动时,由大量神经元同步发生突触后的电位总和形成的。脑电信号作为一种典型的生物电信号,包含了丰富的生理信息与病理信息,在当今的医学研究及其他科学领域之中,正越来越引起人们的重视。由于脑电信号非常微弱,并且不稳定,仅靠目视分析很难在复杂的脑电信号中提取出有意义的信号。针对以上缺陷,本文设计了一套高精度、体积小、信号传输速率快、传输稳定、便携式的低功耗实时在线采集显示系统。由于脑电信号非常微弱,选用精度更高的采集转换芯片进行人体脑电信号采集,本系统采用高精度的ADS1298作为采集转换芯片,该芯片能够精确的识别脑电信号变化的最小幅值,ADS1298将采集到的数据在内部作A/D转换处理后通过SPI(Serial Peripheral Interface)通信方式传送到STM32主控芯片,然后,主控芯片通过蓝牙将数据无线传输到LabVIEW上位机,上位机通过工频陷波器、巴特沃斯滤波器等滤波算法对从下位机传送过来的脑电信号数据进行去噪处理并实时显示滤波前后的波形;最后通过EMD(Empirical Mode Decomposition,EMD)算法进行各个频率波段的脑波信号分析处理,并提取出有效的特征波,为以后做BCI(Brain Computer Interface,BCI)脑机接口实验打下良好的实验基础。通过设计一组视觉刺激序列,采集由稳态视觉引起的P300诱发电位,并对P300电位进行分析处理,此信号对心理学及神经临床医学具有重要意义。经过大量的人体实验测试验证,本脑电采集系统能够准确且无创采集到人体脑电信号并实现对脑电波的实时在线显示。

关键词： 数模转换器   高精度   低功耗   数字修调  

摘要： 数据转换器是数字世界与模拟世界的桥梁,广泛渗透到通信、传感、多媒体等生活的各个领域。随着笔记本电脑、智能手机等便携式设备的普及,这些系统对数据转换器芯片的面积、性能、功耗等技术指标提出了更加严苛的要求。作者参与了成都华微电子科技有限公司一款12位高精度串行输入双通道DAC产品研发,并基于此项目进行了完整的设计流程阐述。该DAC工作在-55℃到125℃温度范围内,采用5V单电源供电,采样率为62.5kHz,功耗为5mW,达到当今国内军品低功耗DAC设计领域的主流水平。本文首先梳理衡量一个DAC性能好坏的主要指标,介绍对比当今业界内主流DAC结构的优势与不足;在速度要求不高的应用场景下,R-2R电阻结构凭借低元件值分布、面积小等优势,成为本设计采用的核心转换结构。然后介绍了本设计中各主要模块的具体实现,主要集中于模拟电路部分,包含带隙基准模块、带隙增益模块、数模转换模块以及输出运放模块,并给出相应的仿真方法和结果。接下来针对集成电路制造过程中由于工艺漂移等非理想因素可能导致的电路误差,基于数字可编程模块提出封装后数字修调方案。该方案通过串行接口输入信号对片内EEPROM器件进行编程操作,针对降低带隙温漂系数、消除带隙的输出误差、降低转换电路的非线性以及消除输出运放的失调和增益误差五个方面进行校准。该修调方式替代国外同类型芯片采用的激光修调技术以及国内采用的传统熔丝修调结构,突破国外修调技术限制、降低产品成本的同时摒弃了国内传统熔丝修调的高功耗、大面积缺点,并且提升了产品修调的灵活性。最后简述了混合信号电路版图设计中的常见问题及解决方案,着重讲述本设计核心模块DAC电阻阵列的设计思路。对比分析几种主流封装方式的优劣,并给出了本设计流片后陶封样品的最终封装测试结果。测试结果表明,本设计可实现12位分辨率,微分非线性(DNL)和积分非线性(INL)均控制在±1LSB以内,线性度良好,军温范围内温度系数小于15ppm/℃,建立精度符合预期要求,所采用的修调方式对于更高位数DAC电路设计具有一定的参考价值。本产品具有CSOP-14陶封和塑封两种封装形式,可对国外相似产品实现原位替代。

关键词： Snapback现象   关断损耗(Eoff)   导通压降(Von)   分裂栅(Splite gate)   高K介质  

摘要： 在功率半导体器件领域,由MOS栅控的一类器件称为全控型器件,其具有高输入阻抗、易驱动、驱动功率小等优点。其中LIGBT是横向功率MOS栅控双极器件,LIGBT借助阳极注入的空穴和沟道注入的电子在漂移区形成电导调制效应,兼具高击穿电压、低导通压降的优点,还易于集成在功率电路中,但器件关断时存在拖尾电流导致其关断损耗较高,而且存在Von-Eoff矛盾关系。另一类重要的MOS栅控器件是功率MOSFET,其中传统的槽栅VDMOS具有较为糟糕的栅漏交叠电容(CGD),导致其动态特性受到影响且优值QGD×RDS（on）较大。为解决上述MOS栅控器件存在的问题,并进一步实现MOS栅控器件的低功耗运行,本文将提出快速关断LIGBT新结构和分裂栅MOSFET新结构。1.提出一种具有自偏置n-MOS的LIGBT结构。器件的结构特征是在阳极区引入阳极槽栅、p-layer区以形成内嵌的n-MOS。在器件正向导通时,自偏置n-MOS中p-layer作为电子势垒阻碍电子被N+阳极收集,调制阳极电流分布并有效控制器件导电模式的变换,从而消除了Snapback效应;在器件关断时,n-MOS在阳极高电压下自开启,为快速抽取存储在漂移区内的电子提供低阻的内建通道,从而降低了器件的关断损耗;在器件阻断状态下,自偏置n-MOS沟道开启并释放泄漏电流,使阳极区P+阳极/N截止层结无法正向导通而注入空穴,抑制了寄生PNP晶体管的开启,使得器件获得了类似PN结（P-body/N漂移区）的耐压。同时,提出了一种改进结构,引入阴极槽,阴极槽不仅作为空穴的阻挡层而实现了注入增强效应,而且还连接低电位可以起空穴旁路的作用,该结构进一步降低了Von并拓展了安全工作区。仿真结果显示,与具有相同Von的传统LIGBT结构相比,新器件的Eoff最多下降了43%、耐压提升了11%。此外,内嵌的n-MOS在各状态下均实现了自偏置,不需要额外的控制电路和控制策略,节省了设计成本。2.提出一种具有高K介质的分裂栅MOSFET结构。结构特征是引入分裂栅结构,同时将高K介质作为屏蔽栅的栅介质。与传统SiO2栅介质相比,正向导通时,高K介质在屏蔽栅侧壁积累更高浓度的电子作为电流低阻通道,降低了导通电阻;在阻断状态下,高K介质辅助耗尽漂移区的作用增强,使得耗尽区拓展明显。在开关状况下,分裂栅借助高K介质的强电容耦合效果增强了对CGD的屏蔽,进一步降低CGD,更低的CGD结合高K介质对漂移区的增强耗尽,实现了新器件更为快速的开启和关断,降低了开关损耗。仿真结果显示,与传统分裂栅VDMOS相比,新器件的QGD下降了69%,比导通电阻下降12%,开关损耗下降了31%,最终优值QGD×RDS（on）下降了72%。

关键词： 流水线模数转换器   电压时间转换器   时间数字转换器   高精度   低功耗  

摘要： 通过前所未有的技术进步,现代通信系统,雷达和测试测量仪器中数字处理模块已经被广泛应用,从而逐渐取代了传统的模拟处理模块。但是作为模拟数字转换接口的A/D转换器的快速发展依然表明模拟电路的无可替代,传统的流水线ADC结构依赖于模拟增益模块如运算放大器来实现量化信号的精确放大,来实现高速中高精度的A/D转换。相比速度也很快的快闪式ADC来说,流水线ADC在实现同样精度的量化,面积功耗已经大大优化。是实现GS/s高精度ADC的首选方案,但是其设计复杂度依然相对较高。现代半导体工艺由于大量数字电路的需求,以摩尔定律的速度快速发展,目前台积电最先进的CMOS工艺特征尺寸已经小于10nm,但是模拟电路中增益模块对电源电压、信号摆幅、晶体管本征增益的要求,使得主流的混合信号电路设计依然使用0.18μm或者0.13μm的CMOS工艺。为了能够结合先进的数字CMOS工艺同时能保证模拟电路的性能,本文提出一种结合电压域量化和时间域量化的混合结构流水线A/D,这种混合结构即使用了传统流水线ADC的MDAC模块,将大部分的量化过程从电压域转移到时间域,利用了UMC公司的28nmCMOS工艺带来的的低传输延迟提高了数字电路量化的精度,同时利用低电源电压和晶体管较小的特征尺寸实现了芯片面积和功耗的减小。实现了一款12位1GS/s的电压和时间域混合结构流水线A/D转换器。本文通过系统的自上而下的设计方法,首先对MDAC的工作原理进行介绍,详细分析了流水线ADC的工作原理以及1.5位冗余校正结构,对采样电路的底极板采样技术以及余差放大器的双电源供电技术进行了分析。对MDAC的信号传输过程中会遇到的一些非理想效应进行分析。接着介绍了VTC和TDC模块的基本原理以及相关的非理想效应,分析了各种结构的优缺点,提出了本文所使用的新型VTC结构以及基于环振的TDC结构。通过上述分析,结合UMC28nm工艺,确定了整体指标、功耗要求。给出了系统级的设计方案,确定了ADC的输入输出信号摆幅,确定了运放的直流增益以及闭环带宽,确定了整体电路的工作时序。提出了一种在28nm工艺下的双电源供电宽输出摆幅高增益高带宽的低功耗运算放大器的设计思路和结构,最终使得直流增益达到80dB以上,闭环带宽达到5.5GHz,功耗20mW左右,实现了设计目标。搭建了整体MDAC电路,实现了MDAC自身3.5位数字码输出以及余量信号向下一级的传递。克服了传统VTC结构依赖于晶体管电压电流关系所导致的非线性以及保证晶体管工作区域导致的较窄的信号摆幅。提出了一种新型VTC结构,分析了电流误差和时间误差之间的数学关系,并通过对时间误差的要求反推得到电流误差的限制,进而指导共源共栅电流源的设计。采用基于RO的TDC结构,使用伪差分延迟单元和内插电路实现了64LSBs,结合三位粗量化计数器,实现了9位数字码量化。提出了一种判断误码的结构以及确定START和STOP信号先后的符号位判断电路设计。最后对整体电路进行了仿真,完成了版图设计。本论文所设计的混合结构ADC基于UMC 28nm标准CMOS工艺制造,仿真结果表明,在1GS/s的采样速率下,输入162MHz的正弦单音信号时,整体ADC可以达到63.7dB的SNDR以及69.6dB的SFDR,有效位数可以达到10.3bit,整体功耗消耗50mW。除了余差放大器采用1.2V和2.1V双电源供电外,其余模块使用1.2V供电。

关键词： 低功率消耗   切换活动   扫描移入模式  

摘要： 超大型积体电路（VLSI）技术的推进，压缩技术使得单个晶片中存在数十亿个逻辑闸。VLSI技术的快速发展给设计和测试工程师带来了新的困难，在这些困难中，大型测试的功耗是重要的问题之一。 本文介绍了一种扫描架构，通过修改测试应用程序中的测试样本，实现了高质量和低功耗测试。当测试样本在每个移位中切换大量的扫描正反器，会降低电路的稳定性，造成故障验证困难，产品良率下降和寿命缩短等，是个严重的问题。论文架构中解决了部分的位移功率，使用一个方法来降低扫描正反器切换次数，减少由测试样本移入而引起的切换活动，该方法在扫描移入操作期间计算扫描正反器的切换活动，选择合适的扫描路径以移入测试样本。