关键词： VPN   申威平台   国密   密钥协商   多线程  

摘要： 为了提高运行在申威平台业务服务软件和数据传输的安全性,基于安全自主可控的申威核心处理器和国产操作系统,采用安全和高强度的国密SM2、SM3、SM4进行加解密、身份认证、签名、摘要算法、密钥协商,运用多核处理器进行多包发送和多线程加解密技术,较高效地实现了基于申威平台的VPN系统。

关键词： VLSI芯片  

ISBN: (纸本)9787030769190

摘要： 本书主要内容包括UPF建模、功耗感知标准库、基于UPF的动态功耗仿真、基于UPF的静态功耗验证等。本书风格简洁实用，面向VLSI低功耗设计和验证领域从初学者到专家的广泛人群。

关键词： 水声信号   硬件平台   低噪声   低功耗   小型化   国产替代  

摘要： 水声信号采集与处理在水声研究中起到关键作用,负责捕捉水下信号并进行有效分析,为海洋探测、水下通信等领域提供重要信息。现有的水声信号处理硬件平台存在一些不足之处,信号噪声过大、功耗过高、元器件依赖进口、板卡过大导致便携式受限。基于这些不足,设计了一个低噪声、低功耗、小型化和芯片国产化的水声信号处理硬件平台,能够提升对水声信号的处理质量,降低平台功耗使得能够长时间运行,并且增强设备的便携性和自主可控性,对于推动水声处理技术的发展和应用具有重要意义。本文所做工作如下: (1)根据现有的水声信号处理硬件平台的不足之处,并结合之前的设计需求,给出了本文硬件平台的设计需求和技术指标,搭建了硬件平台的总体框架和对总体方案进行了设计。硬件平台由模拟前端单元和信号处理单元组成,模拟前端单元由放大电路和滤波器组成,信号处理单元由FPGA(Field Programmable Gate Array)模块、主控模块、信号处理芯片模块、通信接口模块、电源与时钟模块组成。对每个模块进行了简要方案设计,然后对其中的关键模块进行芯片选型,进行国产化替代。 (2)基于模拟前端单元设计需求进行具体方案设计。由于水声信号比较微弱,所以需要采用多级放大的形式,对信号放大后进行滤波处理,滤除带外噪声和干扰信号等,最后再对信号进行末级放大。考虑到增益与处理带宽的关系,结合水声信号的带宽特点和低噪声要求对各级放大倍数进行了设置。然后对带通滤波器的方案进行了仿真测试,结果表明能满足设计需求。由噪声系数计算公式可知模拟前端单元的噪声由第一级电路决定,根据所选型的第一级电路的芯片的性能对模拟前端单元的短路噪声计算,计算结果表明能够满足技术指标。 (3)硬件平台长时间工作在水下,且大部分时间处于休眠状态,通过值班电路检测唤醒信号来启动整个平台。为了减少值班电路的功耗,保持硬件平台的长时间运行,本文结合超低功耗MCU(Microcontroller Unit)设计了一种优化的值班电路,将值班电路分为工作时期与休眠时期,通过周期性唤醒值班电路来检测唤醒信号的方案降低值班电路的功耗,其中唤醒信号的脉宽不能小于值班电路的一个工作周期,避免检测不到唤醒信号。最后根据MCU的数据手册进行功耗的理论计算,计算结果表明能够满足技术指标。 (4)根据硬件平台的具体设计方案和选用的芯片,使用Cadence软件对整个硬件平台进行原理图与PCB(Printed Circuits Board)设计。首先根据各个模块之间的关系、每个模块的功能、输入输出接口等方面设计电路原理图。之后对PCB进行规划,通过PCB的叠层结构设置、约束规则设定、布局布线的规划等方面完成PCB设计,并给出了两个单元的整体PCB设计图,最后对PCB进行制板,且信号处理单元板卡的尺寸满足设计指标。最后对硬件平台进行实际测试,包括模拟前端单元的带宽测试、带内波动测试、带外抑制测试、短路噪声测试以及信号处理单元的值班电路功耗测试,测试结果达到了设计指标,满足要求。

关键词： 阀门定位器   STM32   自整定   控制算法   低功耗  

摘要： 21世纪以来,我国开启工业现代化新征程,调节阀作为过程控制的执行机构被广泛用于石油、电力、冶金等工业领域。带有微处理器的智能阀门定位器是调节阀的核心部件,起着举足轻重的作用。如何让阀门定位器拥有强大的软硬件性能、丰富的功能及精准的控制效果以面对复杂的工业环境是当今调节阀控制领域研究的热门。然而国内阀门定位器研究起步晚,发展不完善,市场几乎被国外知名品牌垄断。为了开发出低功耗、附加功能丰富、控制算法精准的阀门定位器,本文在充分了解气动调节阀工作机理的基础上,对压电式阀门定位器进行软硬件开发及算法设计,开展了如下工作: (1)根据气动调节阀控制原理,提出阀门定位器整体设计方案,并进行调节阀控制机理研究。首先分析了定位器功能需求,确定了包括阀位传感器、压电模块和主控芯片的定位器核心部件选型,然后给出了定位器的开发环境,最后对调节阀控制机理和气动调节阀阀位影响因素进行了研究,为算法设计奠定基础。 (2)基于总体设计方案,对阀门定位器各部分硬件进行了设计,并对驱动层和系统应用层进行了软件设计和实现。首先根据定位器总体方案要求,对定位器进行硬件设计,以STM32L151C8T6单片机作为定位器的核心主控单元,设计了定位器的电源电路、信号采集电路、I/P驱动电路、阀门反馈变送输出电路和HART模块电路。接着在各模块硬件电路实现的基础上,对定位器各个模块进行了软件实现,完成了压电模块、阀门反馈变送输出、LCD、按键、HART模块在内的驱动程序设计,完成了控制信号和反馈变送信号的标定,以及系统应用层设计。 (3)为了获取调节阀的特性参数并实现阀位的准确控制,设计了调节阀自整定程序,并给出了基于五步开关与模糊PID相结合的控制算法。自整定过程中获取了阀门行程类型、最小进气值、最小排气值、最小冲顶值、最小排底值和过冲量。对五步开关法进行改进,将控制区间根据阀杆运动特性划分,在快速区采用Bang-Bang控制,在慢速区采用模糊PID控制,并在SIMULINK上搭建模糊PID控制器,验证慢速区的控制效果,最后在定位器上部署算法。 (4)为验证所开发定位器的功能和控制性能,对设计的软硬件系统及控制算法进行测试和验证。硬件部分包括对各个功能模块的电路仿真和PCB板焊接调试,测试结果均达到设计要求。软件部分在自制的STM32开发板上进行测试,包括液晶显示驱动测试、HART模块驱动测试和阀位变送输出模块测试,实验表明各模块均正常工作。最后在搭建的调节阀研究实验台下验证了所提控制算法的有效性。

摘要： This thesis introduces a phase-locked loop (PLL) designed to operate at high frequencies while maintaining a low supply voltage. The PLL employs a dual-path architecture: the proportional path maintains loop dynamics, and the integral path compensates for frequency variations in the ring oscillator due to temperature fluctuations. A simple circuit is solely responsible for implementing the bandwidth tracking function. The biases are all generated internally, ensuring that the operating conditions alone determine the bias levels. The proposed PLL, implemented in 40-nm TSMC CMOS technology, covers a core area of 0.0054 mm2. It operates effectively across a wide temperature range, from 4 K to 353.15 K (-269.15 to 80 oC). The PLL achieves a power efficiency of 0.28 mW/GHz, with a 10-GHz output and a 0.6V supply voltage at room temperature. Furthermore, it achieves a stable figure-of-merit (FoM) lower than -220 dB for the 0.6V supply voltage configuration.

关键词： 逐次逼近模数转换器   无源噪声整形   低功耗   低过采样率   残差电压  

摘要： 随着信息数字化发展,医疗领域的生理信号采集电子设备也在更新换代。生物医学信号中蕴含了医生诊断病人病情的关键信息,在临床诊断中起着不可或缺的作用,生物医学信号的采样系统的标准因此而变得更为严格。而ADC作为生物医学信号采样系统中的关键模块,既要考虑到移动设备的长续航要求,又要具有较高的转换精度来获得准确的诊断信号,因此高精度、低功耗的设计挑战最为突出。 由于∑-ΔADC具有高精度的特征,SAR ADC具有低功耗的特征,而噪声整形（NS）SAR ADC则结合了上述二者的优势,满足便携式医疗设备的要求。本设计针对一阶NS往往需要牺牲功耗以较高的过采样率（OSR）来实现较高的有效位数（ENOB）,提出一种低OSR低功耗的二阶无源NS SAR ADC。该无源NS模块较高的无源增益可以更好地抑制比较器的噪声;其残差电压是通过开关MOS阵列复用积分电容实现采样,从而无需额外的残差采样电容,避免了残差采样电容清零和残差采样时k T/C噪声的产生,因此减小了总的k T/C噪声。 本文在180nm CMOS工艺下对提出的针对超低频低幅度生物医学信号处理的低OSR低功耗的二阶无源噪声整形SAR ADC进行电路级设计与仿真验证。仿真结果表明,在不使用数字校准的情况下,所设计的10位二阶无源NS SAR ADC电路以100KS/s的采样率,OSR为5,实现了13.5位ENOB,SNDR为83dB,SFDR为88.5dB,优值为174.6dB,功耗仅为6.98μW,整个噪声整形SAR ADC核心版图面积为0.165mm2。