关键词： 时钟树综合   缓冲器插入   低功耗  

摘要： 在当今现代社会中,半导体芯片已成为高新技术产业发展的关键推动力。随着技术的不断进步,芯片制造工艺也在不断提升,逐渐迈入了超大规模集成电路的时代。这使得对芯片性能和能效的要求变得更加严格,同时也增加了电路设计的复杂性。因此,电子设计自动化(EDA)技术变得至关重要,它能够显著提高芯片设计的效率和准确性,为现代社会的科技发展提供了坚实的支撑。 在数字芯片设计中,时钟树综合成为至关重要的一环,通过优化时钟信号传输路径提高系统性能和可靠性。然而,时钟网络通常是芯片中功耗最大的部分,其高功耗会导致散热难度增加,影响芯片性能和寿命。时钟树综合需要在保证时钟信号质量的前提下,最大程度地优化结构和减小功耗。因此,在芯片设计过程中,时钟树综合的作用愈发凸显,成为提高芯片整体性能和可靠性的重要手段。 为了应对上述挑战,本文提出了一种高效的解决方案,涉及时钟树拓扑生成、缓冲器插入和尺寸优化,以及时钟树综合与布局协同优化。首先,针对时钟树拓扑结构的构建,本文基于推迟合并策略提出了一种改进的零偏差时钟树合并方案,旨在加速拓扑结构的构建过程,并同时减少线长和功耗,从而提高时钟信号的传输效率和稳定性。其次,在缓冲器插入方面,本文在时钟树拓扑生成的过程中引入了一种灵活的缓冲器插入策略,通过调整不同层的缓冲器尺寸,实现了功耗的降低和时钟树鲁棒性的增强。此外,为了进一步优化总动态功耗,本文还改进了传统的物理设计流程,提出了一种时钟树综合与布局协同优化算法,通过优化触发器的位置和布局,进一步减小时钟树的线长,降低总开关功耗,从而实现了对时钟树综合优化范围的扩展和进一步提升设计效果的目的。 本文所提出的高质量时钟树综合优化算法已经通过对ISPD-09/10系列基准电路的实验验证。相比于开源EDA工具中的时钟树综合算法Triton CTS,本文提出的算法在全局时钟偏差方面减少了10%,最坏局部时钟偏差减小了15%,功耗减小了11%,运行时间比其低了16%。此外,在对CLKISPD05系列基准电路进行的实验验证中,本文的算法也取得了令人满意的结果,与传统布局流程后的时钟树综合结果比较,本文的算法可以使时钟网络线长减少45.1%,总开关功耗降低12.7%,而仅仅增加了1%的信号网络的总线长。

关键词： 物联网   低功耗   视觉感知   反向散射  

摘要： 随着物联网产业的快速发展,大量的物联网设备通过与人或环境的交互产生大量数据,通过进行一定程度的本地化处理,或是通过通信链路将数据发送到云端,进行反馈或决策。针对视觉感知应用场景,随着物联网感知终端所生产的数据量以及维持设备工作的能源需求的快速增长,传统的数字图像处理架构和通信系统的高功耗及能量受限环境的矛盾正在日益突出。因此针对上述问题,本文提出在视觉物联网终端架构中的感知层和网络层分别采用感算共融视觉感知架构和反向散射通信架构来进一步降低物联网节点的整体功耗。其中感算共融架构可以将传感数据在设备本地进行初步计算处理以降低数据传输量;反向散射通信架构可以直接使用环境中的射频信号完成通信,避免了在本地产生射频信号的功率问题。本文主要工作如下: (1)搭建了基于“感-算-能”共融芯片的视觉智能感知系统并进行系统展示,该系统实现了对MNIST手写数字图像数据集的96.3%识别准确率。在外部供电的条件下,芯片计算帧率为3fps,在模拟域完成Le Net5第一层网络卷积计算过程的功耗仅有12.1μW;在自供能的条件下,芯片计算帧率为0.32fps,功耗仅为1.26μW。 (2)以视觉智能感知系统的参数(芯片自供能模式下每秒输出4840bits数据)为基准,搭建了反向散射通信原型系统,实验结果表明:反向散射通信系统功耗为34.7μW;该系统中射频能量收集电路的最大转换效率为20.8%;在5kbps通信速率下,可以完成距离1m通信距离内的数据传输。 (3)在TSMC 180nm工艺下,对反向散射通信原型系统的关键电路(射频能量收集电路、包络检波电路及比较器电路)进行了集成化设计和版图设计,仿真结果表明:该芯片中射频能量收集电路的最大转换效率为54.4%;该芯片可以对调制频率50kbps的OOK信号完成解码工作,功耗仅为6.07μW。

关键词： CMOS   可重构带通滤波器   Q-enhanced负阻单元   压控振荡器  

摘要： 随着半导体工艺的进步,硅单片集成芯片制造成本不断降低,推动着基于硅基工艺的器件研究的不断进步。其中片上滤波器和压控振荡器（VCO）在通信系统中扮演着至关重要的角色,它们对系统的性能、效率和可靠性有着直接的影响。本文基于CMOS工艺,将Q-enhanced负阻单元分别应用于片上滤波器和压控振荡器的设计,并开展了深入研究。 1.低功耗、超窄带的Q-enhanced可重构滤波器研究。该滤波器整体采用差分结构,通过电容耦合的LC谐振器（LCC谐振器）实现超窄带宽,利用NMOS晶体管交叉耦合对的Q-enhanced负阻单元实现对谐振器损耗进行补偿,以提升谐振器的品质因数。LCC谐振器采用16 n H的大尺寸片上电感,并结合0.4 V低电源电压技术和衬底偏置技术来降低功耗。此外,应用改进的双变容二极管结构（DVI）以及负阻值和线性度分别可调的主副Q-enhanced负阻单元技术,优化了低功耗下的IP-1d B性能。最终,基于SMIC 55nm CMOS工艺,将有源电路和固定电容等元件集成于电感内部,实现了核心面积仅为0.43×0.43 mm2的高集成度的片上可重构带通滤波器,测试结果表明该滤波器可实现935-953 MHz的频率调节范围、180k Hz的超窄带宽,以及85μW的超低功耗,适用于窄带物联网等低功率系统。 2.宽调谐范围的双模双核的class-F类压控振荡器设计。该振荡器由两个结构相同的class-F类压控振荡器核组成,每个class-F类VCO内部通过NMOS晶体管交叉耦合对的Q-enhanced负阻单元提供负阻,实现振荡条件;除此之外,还包含一个由栅极电容阵列、漏极电容阵列和变压器构成的谐振器,该谐振器可以产生基本谐波和三次谐波,实现VCO的F类工作,从而实现低相位噪声。两个class-F振荡器核通过四个单刀双掷的开关进行切换和连接,使变压器的两个模式电感同时工作在奇模或偶模状态,切换不同的电感值,从而实现宽调谐范围。最终,基于TSMC 65 nm CMOS工艺,该压控振荡器实现了2.84-7.03 GHz的频率调节范围,1 MHz偏移处的相位噪声在-123.7～-114.0 d Bc/Hz之间,功耗仅为8.8-12.8 m W,芯片面积为0.8*1.235 mm2,Fo MT达到200.1-200.3 d Bc/Hz@1 MHz。

关键词： 轨到轨运算放大器   高精度   电荷泵   自稳零技术   超低功耗  

摘要： 随着互联网技术的蓬勃发展以及电子产品性能的快速提升,可穿戴智能设备（如:智能耳机、智能手表、智能眼镜等）与智能手机一样渐渐变成大众生活的必需品。而运算放大器作为可穿戴智能设备中传感器内不可缺少的一部分,对其精度和功耗等性能要求越来越高。运算放大器的精度受输入失调电压的影响,若失调电压过高,会导致可穿戴智能设备中传感器捕获的生理信号产生极大误差,降低可穿戴智能设备中采集数据信息准确性。而采用单电源供电的可穿戴智能设备受功耗影响较大,若功耗过高,会降低可穿戴智能设备使用寿命和用户使用感受。为此,本文设计了一种高增益、低失调以及超低功耗的恒定跨导自稳零运算放大器,同时为提高低电源电压的利用率,运放输入和输出需满足轨到轨特性,用以保证运放实现较宽的动态输入输出范围。 本论文设计实现了一个由折叠式共源共栅和Class AB输出级组成的二级运算放大器。运放使用时间交织电荷泵电路提高了输入级的内部电源,利用内部电源来实现仅有PMOS输入差分对的输入级轨到轨,同时采用Class AB类结构实现运放输出级轨到轨。并利用时间交织自稳零技术保障整体运算放大器的高精度。为了确保运放的稳定性,采用了“米勒”补偿电容和调零电阻。整体运算放大器由时间交错电荷泵、Main运算放大器、自稳零电路、时序产生电路、带隙基准源以及偏置电路等模块组成。带隙基准源电路为整个运算放大器提供n A级PTAT（与绝对温度成正比）电流,以实现整体电路超低功耗。时序电路由片上振荡器、分频器和不相交叠时钟组成,用于控制开关电容电路（时间交织自稳零电路和时间交织电荷泵电路）。输入/输出端口设计了静电放电（ESD）保护电路,防止运算放大器被静电破坏。 本论文基于65nm CMOS工艺完成对电路原理图（schematic）的设计和版图（layout）的绘制,并利用EDA仿真软件进行原理图的前仿真验证,对版图进行寄生参数提取后完成了后仿真功能验证。在1.2V电源电压,27℃温度以及典型值条件下,仿真结果表明,输入失调电压为3.16μV,输入失调电流小于20p A。在-40℃至90℃之间的温度漂移系数为0.005μV/℃。在轨到轨输入范围内,输入跨导变化率仅为5.6%。等效直流增益106.4d B,单位增益带宽0.54MHz,相位裕度76.5°,功耗约为0.19mW。最终设计实现运放的版图面积为0.83×0.75mm。

关键词： 飞秒激光烧蚀   微米级沟道   有机突触晶体管   超低功耗  

摘要： 随着科学技术的发展,以冯·诺伊曼为架构的计算机发展遇到了瓶颈,存在数据传输效率有限、高能耗等问题,无法满足智能化时代的需求。相比之下,人类的大脑以其高效的并行计算能力和存算一体的特性,在低能耗下处理海量信息,展现出惊人的效能。科学家们正致力于研发具有类脑功能的人工突触器件,以应对这一挑战。其中,有机突触器件备受关注。这类器件能够通过栅极对突触权重进行灵活调制,不仅实现了学习和记忆功能,还能够达到超低单脉冲功耗,为智能电子设备的发展提供了新的可能性。 本论文以实现具有超低功耗的有机突触晶体管为研究目标,研究思路为通过减小晶体管的沟道长度,使器件能够在低电压和低电流下工作,进而实现飞焦级的单脉冲功耗,主要工作内容和创新点如下: 1、使用飞秒激光在金属薄膜上烧蚀出狭缝作为突触晶体管的沟道,狭缝两侧金属薄膜作为源漏电极。激光加工工艺无需掩膜,加工成本低,加工效率高,并且能够精确调控烧蚀狭缝的尺寸,获得长度1-2μm的沟道; 2、采用P3HT作为有源层,离子凝胶作为栅极电介质,通过施加栅极电压使离子凝胶中的阴离子进入有机半导体层,形成电化学掺杂,改变沟道的电导率,从而使晶体管产生突触行为,突触权重通过改变栅压来调制; 3、本文中制备的突触晶体管可以在低电压和电流下模拟突触行为,在沟道长度为1.5μm的情况下,漏极电压为50μV,突触晶体管的兴奋性后突触电流为4.7E-10 A,得到了单脉冲功耗为0.705 f J。器件的单脉冲低功耗可以和生物突触的单个突触事件消耗的功耗相媲美。 有机突触晶体管的低功耗特性对于提高能效、环保节能、模拟生物突触功能以及拓展应用领域都具有重要意义。随着技术的不断进步和应用需求的不断提高,低功耗有机突触晶体管有望在未来发挥更大的作用。

关键词： 水声应答器   值班电路   国产化电路   低功耗电路  

摘要： 水声应答器在水声定位领域发挥着重要的作用,应答器作为水下设备需要配合水面设备对水下目标进行导航定位,结束工作后,需要水声应答器休眠以节省电量,从而提高应答器的续航时间。水声应答器可以通过值班电路控制休眠和工作状态的切换,实现低功耗待机,低功耗往往需要国外嵌入式芯片参与才可以实现,使用国产元器件实现值班电路的设计依然成为提高水声应答器续航的重要研究方向。本文以水声定位系统为背景,基于水声应答器对国产化和低功耗的需求,设计一种控制水声应答器休眠和工作状态切换的国产化低功耗值班电路。本文主要研究内容如下: 首先,针对模拟值班电路唤醒方案和电路结构设计的问题,在经过对唤醒信号形式、信号解调方式、电路类型的对比后,确定了以2FSK信号为唤醒信号的唤醒方案以及低噪声、低功耗、国产化的电路设计指标,并对电路元器件进行性能分析及国产品牌选型。通过对各类模拟电路的工作原理和优缺点对比,选择运算放大电路作为信号放大电路、8阶切比雪夫滤波器作为滤波电路、三极管检波电路作为解调电路、电压比较器加缓冲器作为信号整形电路、555定时器作为单稳态电路、计数器加数值比较器作为频率检测电路、T触发器加继电器作为电源控制电路等。 其次,通过在Multisim和Matlab软件上仿真测试,验证模拟接收电路和数字计数电路能够达到设计指标要求,并进行电路整体功耗的测试。模拟值班电路主要测试内容为放大电路放大增益、滤波电路-3d B带宽、解调输出和信号整形功能;数字计数电路主要测试内容为频率检测及逻辑判断功能、继电器控制大功率电路供电功能、电路功耗,测试结果表明值班电路符合国产化低功耗值班电路的设计指标,可以进行下一步的电路PCB设计以及电路板焊接测试。 最后,完成在Altium Designer软件上设计出模拟值班电路的PCB电路板,将国产元器件焊接在电路板上并在水池中验证值班电路能够达到设计指标要求。测试结果表明,值班电路能够实现控制水声应答器休眠和工作状态切换的功能,元器件全部实现国产化,最小检测声源级为112d B,等效输入噪声为18.9u V,待机功耗为31.3m W,工作功耗为34.4m W,使用24V供电的60Ah电池时,应答器理论待机时长约为1700天,各项参数符合设计指标。

关键词： 低功耗   逐次逼近   模数转换器   混合结构   预测  

摘要： 随着人均寿命和可支配收入的增长,国民健康意识的逐渐增强。常规的临床诊断需要在医院进行检测,占用患者大量时间而且检测过程往往伴随着不适感。便携式医疗电子设备相较于传统医疗设备具有实时监控、体积小巧、侵入度小、集成度高等众多优势。便携式医疗电子设备需要在不影响人们正常生活的前提下,采集和检测人体的生物电信号,小型化、低功耗、低成本是硬性要求。在这一背景下,降低功耗和提高系统寿命成为了设计的重中之重。典型的生物电信号检测系统主要包含模拟采集前端和数字处理后端,通过模数转换器电路（ADC）将两部分串联起来,ADC作为核心模块之一,其性能至关重要。SAR（Successive Approximation）ADC由于功耗低、结构简单和易于集成等特点,成为了低功耗ADC的首选结构。本文针对生物电信号采集应用场景,设计了一款适用于稀疏信号的10位超低功耗SAR ADC。 针对传统电容DAC（Digital-to-analog Converter）面积和功耗较大的问题,结合生物电信号在大部分时间内变化缓慢、周期性变化的特点,本文提出一种采用预测算法的混合结构SAR ADC。该ADC具有7位MSB CDAC和3位LSB RDAC,约为传统CDAC面积的1/8。3位LSB RDAC通过四个电阻控制两个单位电容,相比八个电阻控制一个电容,这允许每个单元电阻具有更高的压降和可靠性,与具有相同单位电容的基于VCM-base的纯CDAC相比,所提CAP-RES混合DAC功耗降低约48.65%。提出的一种免复位预测算法,通过向前搜索过程和向后搜索过程,大幅减小平均量化次数,从而降低ADC整体功耗。整个高位量化过程单边最多切换两个电容,也极大地减小了电容失配对线性度的影响。 本文基于130nm BCD（Bipolar-CMOS-DMOS）工艺设计了基于预测方式的免复位分段式SAR ADC,基于virtuoso环境开展了电路设计和仿真验证。本设计采用1.2V数字电源电压,采样频率10k S/s,电容DAC位数为9位,基于Spectre/Hspice后仿结果显示:无杂散动态范围（SFDR）为65.22dB,信噪失真比（SNDR）为58.85dB,有效位数（ENOB）为9.48bit,输入频率160Hz下功耗341.77n W,Fo M值为47.86f J/Conv.-S,ADC主体面积约0.067mm2。