关键词： 进位选择加法器   低成本单元   冗余晶体管   低功耗   低延迟  

摘要： 加法器是算术模块的基本单元,用于实现二进制加法并参与其他算术运算,一个高性能的加法器可以显著提升整个算术逻辑单元的性能。在众多类型的加法器之中,进位选择加法器(CSLA)被认为是高速加法器之一。但是近些年来,一些CSLA设计普遍有较多冗余晶体管,导致功耗,延迟,面积开销大。针对此问题,本文设计出了两种CSLA,通过引入提出的低成本单元XWNN来减少CSLA的开销。 为了减小CSLA的功耗和面积开销,本文改进了共享布尔逻辑进位选择加法器(CBL-CSLA)。改进后的设计在保持功能正常的情况下,通过使用XWNN单元减少冗余晶体管,有效降低了面积和功耗开销。在4位电路结构下,与一些最新的CSLA相比,该设计的晶体管数量、功耗和功耗延迟积分别至少降低20.93%、23.12%和16.00%,但是延迟至多增加了9.26%。 为了降低改进的CBL-CSLA的延迟,提升其综合性能,提出了一种高速低开销的CSLA。它通过使用重新配置的组合逻辑来减少电路冗余逻辑,同时使得该CSLA可以由XWNN单元实现并进一步减少冗余的晶体管,从而降低电路的延迟、面积和功耗开销。在64位简单分组电路结构下,该设计与一些最新的CSLA相比,晶体管数量、延迟、功耗和功耗延迟积分别至少降低了10.47%、12.54%、8.06%和20.32%。 此外,为进一步减少两种CSLA的延迟和功耗,基于上述两种设计的优点,提出两个构建64位平方根(SQRT)分组CSLA的方案。与最新的几种设计相比,第一种方案的晶体管数量、延迟、功耗和功耗延迟积分别至少降低9.77%、5.11%、6.79%和14.80%;第二种方案各性能参数分别至少降低9.77%、9.03%、6.64%和18.18%。 图[34]表[9]参[61]

关键词： 水声信号   硬件平台   低噪声   低功耗   小型化   国产替代  

摘要： 水声信号采集与处理在水声研究中起到关键作用,负责捕捉水下信号并进行有效分析,为海洋探测、水下通信等领域提供重要信息。现有的水声信号处理硬件平台存在一些不足之处,信号噪声过大、功耗过高、元器件依赖进口、板卡过大导致便携式受限。基于这些不足,设计了一个低噪声、低功耗、小型化和芯片国产化的水声信号处理硬件平台,能够提升对水声信号的处理质量,降低平台功耗使得能够长时间运行,并且增强设备的便携性和自主可控性,对于推动水声处理技术的发展和应用具有重要意义。本文所做工作如下: (1)根据现有的水声信号处理硬件平台的不足之处,并结合之前的设计需求,给出了本文硬件平台的设计需求和技术指标,搭建了硬件平台的总体框架和对总体方案进行了设计。硬件平台由模拟前端单元和信号处理单元组成,模拟前端单元由放大电路和滤波器组成,信号处理单元由FPGA(Field Programmable Gate Array)模块、主控模块、信号处理芯片模块、通信接口模块、电源与时钟模块组成。对每个模块进行了简要方案设计,然后对其中的关键模块进行芯片选型,进行国产化替代。 (2)基于模拟前端单元设计需求进行具体方案设计。由于水声信号比较微弱,所以需要采用多级放大的形式,对信号放大后进行滤波处理,滤除带外噪声和干扰信号等,最后再对信号进行末级放大。考虑到增益与处理带宽的关系,结合水声信号的带宽特点和低噪声要求对各级放大倍数进行了设置。然后对带通滤波器的方案进行了仿真测试,结果表明能满足设计需求。由噪声系数计算公式可知模拟前端单元的噪声由第一级电路决定,根据所选型的第一级电路的芯片的性能对模拟前端单元的短路噪声计算,计算结果表明能够满足技术指标。 (3)硬件平台长时间工作在水下,且大部分时间处于休眠状态,通过值班电路检测唤醒信号来启动整个平台。为了减少值班电路的功耗,保持硬件平台的长时间运行,本文结合超低功耗MCU(Microcontroller Unit)设计了一种优化的值班电路,将值班电路分为工作时期与休眠时期,通过周期性唤醒值班电路来检测唤醒信号的方案降低值班电路的功耗,其中唤醒信号的脉宽不能小于值班电路的一个工作周期,避免检测不到唤醒信号。最后根据MCU的数据手册进行功耗的理论计算,计算结果表明能够满足技术指标。 (4)根据硬件平台的具体设计方案和选用的芯片,使用Cadence软件对整个硬件平台进行原理图与PCB(Printed Circuits Board)设计。首先根据各个模块之间的关系、每个模块的功能、输入输出接口等方面设计电路原理图。之后对PCB进行规划,通过PCB的叠层结构设置、约束规则设定、布局布线的规划等方面完成PCB设计,并给出了两个单元的整体PCB设计图,最后对PCB进行制板,且信号处理单元板卡的尺寸满足设计指标。最后对硬件平台进行实际测试,包括模拟前端单元的带宽测试、带内波动测试、带外抑制测试、短路噪声测试以及信号处理单元的值班电路功耗测试,测试结果达到了设计指标,满足要求。

关键词： 物联网   NB-IoT   通用单元电路   低功耗   云平台  

摘要： 通信技术和云计算的发展,促使物联网技术在生产生活中得到了更为广泛地应用。物联网设备复杂多样,其低功耗要求日益增长,开发一种低功耗通用单元电路来满足不同领域的数据采集需求具有强烈的现实意义。因此,本文在研究低功耗技术的基础上设计了基于NB-Io T(Narrow Band Internet of Things,NB-Io T)技术的低功耗通用单元电路,最后以课题研究期间参与的数据采集器为实验对象,进行了低功耗通用单元电路的验证。 首先,本文从物联网发展历程出发,研究了物联网的无线通信方式,并明确了各种通信方式的适用范围。对比物联网的无线通信方式后,根据当前应用环境选择NB-Io T作为通用单元电路的联网方式。在研究现当前基于NB-Io T通信协议的物联网设备时,发现这些设备存在通用性不强的问题,结合这些问题明确通用单元电路设计总体方案。 然后,对低功耗测控技术进行研究,依据NB-IoT工作模式改进电路低功耗实现方法,并设计低功耗供电分配电路满足主控芯片、通信芯片等元件低功耗设计需求。在此基础上,对通用单元电路的各硬件部分依照低功耗原则进行设计,完成低功耗信号采集电路、低功耗通信电路,完成通用单元电路PCB(Printed Circuit Board,PCB)设计。在通用单元电路硬件设计完成的基础上进行软件设计,对NB-IoT低功耗编程、MCU低功耗编程进行改进,进一步降低电路功耗。在低功耗编程的思路下完成开发环境搭建、数据采集编程、数据通信编程等。 最后,将通用单元电路应用到课题研究期间的电机负载状态检测系统、信息采集器项目中,进行数据采集和低功耗和电路性能的验证,从多个角度验证基于NB-Io T低功耗通用单元电路设计的功能完整性。与传统物联网设备相比,其可以采集的数据更多、使用环境更加丰富、低功耗设计更加明确,体现出其在物联网设备应用领域的通用性、可靠性和稳定性,可避免重复开发,在多种应用领域可得到进一步应用。

关键词： α-MoO3   二维材料   神经形态器件   低功耗   阵列集成  

摘要： 随着第四次科技革命的进一步推进,信息技术的迅猛发展要求新兴产业能够高效的处理海量数据,现有计算架构正遭遇摩尔定律失效和“冯诺依曼”瓶颈等问题。神经形态计算技术通过借鉴人脑并行的信息处理方式显著地提高了芯片的数据处理能力。IRDS指出,后摩尔时代需要从新结构、新器件和新材料三个方面取得突破,其中二维材料以其原子级的厚度和优异的光电性质成为一种符合神经形态计算特性的新型材料。层状结构的α-MoO3带隙较宽,可以实现具有低功耗、高集成度、电导连续可调等优点的神经形态器件构建。但目前基于二维α-MoO3的神经形态计算技术尚处于研究初期,仍然存在诸多问题和挑战。本文针对二维α-MoO3大面积生长、神经形态器件性能优化、阵列集成等方面开展研究,主要创新工作如下: （1）大面积高质量α-MoO3制备及其生长机制研究。本文基于氧辅助限域化学气相沉积方法,实现了α-MoO3的自支撑生长,并根据物理表征结果与晶体生长理论提出了相应的的氧调控生长机制。生长过程中通过引入氧气实现了大面积高质量α-MoO3的制备,最大尺寸可以达到2cm;进一步改变氧分压实现了对α-MoO3薄膜厚度的控制。拉曼表征结果显示本方法生长的大面积α-MoO3薄膜具有良好的均匀性,高分辨透射电镜图片中清晰的α-MoO3晶格条纹(0.37nm和0.39nm分别对应（001）和（100）晶面)证明了α-MoO3具有较高的结晶质量。 （2）模拟型电阻转变的自整流α-MoO3忆阻器性能研究。首先,在构建交叉结构α-MoO3忆阻器并进行表征的基础上,通过改变电极结构获得了具有动态特性的自整流α-MoO3忆阻器。其次,研究发现α-MoO3中氧分压的调节对忆阻器电阻转变方式具有较大的影响,当氧分压增加时忆阻器电阻转变方式可以实现从数字型过渡到模拟型;通过优化α-MoO3薄膜厚度至410nm左右,忆阻器开关比提高至102以上、关态能耗降低至80p J。最后,基于器件的电学特性分析与物理表征结果,提出了电极诱导的α-MoO3忆阻器工作机制,为准确的电导调节提供了方案。 （3）低功耗α-MoO3忆阻器的神经形态计算特性研究。首先,研究了α-MoO3厚度对Pt/α-MoO3/Ti忆阻器的电导挥发速率、整流特性、电导调制线性度和对称性的影响,得到了具有自整流特性（整流比>10）、线性电导调制（0.14@LTP）以及超低能耗（298f J/spike）α-MoO3神经形态器件。其次,利用神经形态器件成功模拟生物突触的PPF、STDP、长短时程转变等功能以及异源性突触行为,从生物学角度证明了α-MoO3忆阻单元在神经形态计算中的应用潜力。最后,对α-MoO3忆阻单元进一步集成为8×8的交叉阵列,器件之间的变化表明阵列中的忆阻单元具有良好的一致性。将α-MoO3忆阻器阵列与神经网络结合实现了高精度（93.5%）手写数字体识别,为α-MoO3忆阻器在神经形态计算应用提供了基础数据和可能。

关键词： DVC-HEVC转码   机器学习   低功耗   轻量级神经网络  

摘要： 随着数字视频的不断发展以及移动终端设备的普及,视频通信成为了网络社交的主要媒介,由于物联网中便携式设备是资源受限的,要实现实时的视频通信,必须采用低功耗、低延时的编码方式对视频信号进行压缩编码。 DVC-HEVC转码框架利用了高效视频编码(High Efficiency Video Coding,HEVC)和分布式视频编码(Distributed Video Coding,DVC)的优势,在移动设备终端采用DVC编码和HEVC解码,将DVC向HEVC的转码工作放在运算功能更为强大的服务器上,从而实现了低功耗低延时的视频通信。由于HEVC与DVC属于两种不同的编码技术,且转码过程包含了DVC的解码和重建帧的HEVC编码等过程,这两者的编码复杂度较高,如何合理应用两者的关联性成为了难题。 针对以上难题,本文致力于研究服务器端DVC-HEVC的转码过程及效率,从数据集的构建出发,充分利用DVC的解码特征信息,利用神经网络的特性对CU和PU的划分方式进行学习,用于预测HEVC的编码决策,降低其编码复杂度,从而提升转码过程中的率失真(Rate Distortion,RD)性能。本文主要包括以下几个方面的工作内容: 首先,本文使用了轻量级的神经网络Mobile Net V3替代了现有的DVC转码框架中的机器学习算法,并在此基础上提出了基于视频帧的块特征提取算法,将图像纹理特征与运动向量和边信息相匹配,建立起自己数据集的同时,完成了预处理工作。 接着,由于HEVC编码复杂度较大,视频序列编码块划分都有迹可循,搭建起了基于深度学习的轻量级神经网络,在Mobile Net V3的基础上进行了改进,提出了基于特征融合的网络训练算法,对DVC解码数据集中的多个特征进行学习,训练关于预测编码的模型。 最后,将训练好的模型用于预测HEVC编码,并在同等条件下与其他三种先进的转码算法进行对比,从编码效率和RD性能两个方面评估系统性能。实验结果表明,本文提出的算法在低延迟P配置下,可平均降低44.83%的计算复杂度,BDBR增量比特率为2.32%,证明了本文算法的有效性。

关键词： 环境反向散射   负阻放大   调频信号识别   隐蔽通信控制   低功耗  

摘要： 无线传感器网络、物联网等无线通信系统研究与应用中,低功耗、低成本、广域覆盖是系统的主要发展方向,而其中如何有效地降低系统工作功耗、提升通信距离成为系统终端节点的研究难点和热点。利用反向散射通信天然的功率隐匿特性,通过反向散射调制环境中的电磁信号进行隐蔽通信和控制,为低功耗广覆盖的隐蔽无线通信系统提供了新的技术手段。研究采用RC微分解调电路与嵌入式识别算法,实现对环境辐射源信号低电路复杂度和低功耗识别,并采用负阻放大提升反向散射通信距离,能够有效增大无源物联系统的作用范围和环境适应性。本文开展低功耗、低成本、智能化的环境反向散射隐蔽通信控制节点研究与设计实现,主要工作和特色总结如下: 1.在总结分析多种已有反向散射通信系统架构、工作原理及特点的基础上,提出了环境反向散射隐蔽通信控制系统架构,然后对负阻反向散射放大电路、基于无源RC微分的解调电路工作机理进行了理论分析,采用ADS电路仿真软件对这两个核心电路进行了设计仿真与性能优化,研究设计了基于STM32微控制器的调频信号辐射源识别电路和嵌入式识别算法。 2.研究设计了环境反向散射隐蔽通信控制节点电路与系统,完成了节点偶极子天线设计仿真优化、电路原理图及PCB版图设计、反向散射通信波形及帧结构设计、嵌入式算法与系统软件开发、节点电路加工制作等研究工作。 3.搭建了环境反向散射隐蔽通信控制节点实验验证平台,对隐蔽通信控制节点电路的主要性能指标进行了测试分析,结果表明基于射频晶体管的负阻反向散射放大电路在0.38m W的低功耗条件下实现了40.08d B的高增益,环境反向散射调制后的功率隐匿性达到40d Bc以上,调频信号解调电路的检波接收灵敏度达到-40d Bm,能够对多种调频信号进行分类及特征识别,并经系统测试隐蔽通信控制节点至接收机的通信距离达到100m。 本文研究设计的环境反向散射隐蔽通信控制节点具有低功耗、低成本、轻量化和低电路复杂度等特点,能在低功耗约束条件下实现反向散射信号放大和辐射源信号识别,适用于态势感知、信息收集、隐蔽数据传输等无源物联系统集成,具有良好的工程参考价值。

关键词： 导通压降Von   关断损耗Eoff   自适应PMOS   浮空电极   自适应二极管  

摘要： IGBT（Insulated Gate Bipolar Transistor）是由BJT（Bipolar Junction Transistor）及MOSFET（Metal-Oxide-Semiconductor Field Effect Transistor）组成的复合功率半导体器件,因此兼具驱动功率小、输入阻抗高及电流处理能力大的优势。IGBT分别向纵向分立器件与横向SPIC（Smart Power Integrated Circuit）两个方向发展,但是IGBT始终存在着导通压降(Von)和关断损耗(Eoff)的矛盾关系。为了改善IGBT的Von-Eoff的折中关系,本文分别提出了一个横向IGBT和纵向IGBT新结构。 1.提出一种具有自适应PMOS和双浮空电极的LIGBT（Lateral Insulated Gate Bipolar Transistor）器件。该器件的主要特征为集成了一个与常规LIGBT区域通过氧化深槽隔离的PMOS和双浮空电极（F1和F2）,其中PMOS的栅极由常规LIGBT区域N-drift上方的F1自适应控制,PMOS的漏极通过F2与常规LIGBT区域阳极N+区互连,其源极与阳极P+区短接。在正向导通时,PMOS自适应关断,器件直接进入双极导通模式,有效的避免了Snapback现象。在正向阻断时,PMOS自适应开启,N-buffer电位抬升至接近阳极电位,P+/N-buffer结关断,器件实现了类MOS的单极击穿模式,提高了器件的击穿电压（BV）。在关断期间,在电压上升阶段,PMOS自适应关断,F1电极加速对电子和空穴的复合,在电流下降阶段,PMOS自适应开启,F2电极加速对电子和空穴的复合,从而降低了器件的Eoff,改善了器件的Von-Eoff折中关系。在反向导通时,通过体内的PIN二极管与PMOS的寄生PNP晶体管实现反向导通能力。在反向恢复过程,寄生PNP晶体管导通,F2电极加速电子与空穴复合,降低了器件的反向恢复电荷(Qrr)。仿真结果表明,与SSA和STA LIGBT比较,在相同的Von下,SPF LIGBT的Eoff分别降低了79%和55%;与STA LIGBT相比,该器件的Qrr降低了48%;且BV达到了370V。 2.提出一种集成多晶硅电阻和二极管的IGBT器件。该器件的主要特征为在发射极端集成了多晶硅电阻和二极管（DP）,多晶硅电阻一端与发射极N+相连,一端与多晶硅二极管N+区域相连共同引出发射极电极,多晶硅二极管P+区域与发射极P+相连。在正向导通时,随着电压增大,自适应二极管P-well/N+（D0）开启,提高了载流子的注入效应,增强了漂移区内的电导调制效应,降低了器件的Von。在关断期间,二极管D0处于导通状态,寄生的PNPN晶闸管加速对载流子的抽取,有效的降低了器件的Eoff。在短路状态时,由于二极管D0在器件进入饱和区之前自适应关断,且多晶硅电阻抬升了发射极N+的电位,从而降低了发射极的载流子注入,使器件的饱和电流密度减小,有效的增加了器件的tsc。