关键词： 二硫化钼   金属-半导体场效应晶体管   低功耗   光栅效应  

摘要： 随着电子设备的普及和对便携性的要求,集成电路芯片不断向着微缩化、高集成度的方向发展。硅基金属-氧化物-半导体场效应晶体管（MOSFET）作为芯片最基本的单元,其尺寸也在不断缩小,现在已经达到3 nm工艺节点。但硅基MOSFET的尺寸缩放已经接近极限。二维半导体因其在原子尺度厚度下优异的电学性能,在极小尺寸的先进集成电路方面具有巨大的潜力。然而,二维半导体表面光滑无悬挂键,这使得在其表面直接沉积高介电常数（high-k）的绝缘栅极电介质极为困难。虽然可以通过在二维半导体表面预先制备颗粒作为成核位点以沉积high-k栅介质,但由此造成的界面损伤会影响二维半导体场效应晶体管的性能。结场效应晶体管虽然无需栅介质,但将两种二维半导体结合起来并进行能带匹配增加了其制备复杂性。金属-半导体场效应晶体管（MESFET）的栅极用金属半导体的整流接触取代了MOSFET中的MOS结构,其结构更简单,制备难度更低。本文基于二维半导体二硫化钼（MoS2）,采用MESFET结构,消除了对栅介质的需要,降低了制备难度,构建了高性能的MoS2 MESFET,主要内容如下: 1.利用高功函数金属铂（Pt）与MoS2的肖特基接触形成栅极结构,低功函数金属银（Ag）和MoS2的欧姆接触形成源漏电极,制备了高性能MoS2MESFET。通过调节栅极/沟道（Pt/MoS2）肖特基接触界面处形成的耗尽区宽度来有效控制载流子的输运,MoS2 MESFET实现了64 m V/dec的亚阈值摆幅,接近60 m V/dec的物理极限值;工作电压范围在-0.5～1 V;阈值电压为-0.27 V,十分接近0 V;栅极泄漏电流最低约10-11A,这些特性使器件在开关和运行期间具有低的功耗。此外,采用先沉积电极后物理转移MoS2的范德瓦尔斯组装过程优化了金属-半导体接触界面,消除了界面陷阱与费米能级钉扎,使MoS2 MESFET的电流回滞可以忽略。本文还演示了基于MoS2 MESFET的反相器逻辑电路,实现了86%的噪声容限,并获得了47的电压增益峰值。 2.基于MoS2 MESFET构建光探测器,并结合光电输入,实现了简单的逻辑门。首先使用MoS2 MESFET的栅极与源极,探究其作为肖特基光电二极管的性能,获得了较好的光响应度和探测率。在-1 V偏压下,响应度为0.78 A/W,探测率在1011Jones左右,上升沿和下降沿时间分别为176μs和392μs。接下来使用MoS2 MESFET的栅极、源极、漏极三个电极,探究MoS2 MESFET的光电特性,并详细的解释了其主导工作机制由光导效应到光栅效应的转变。最后,使用MoS2 MESFET在光电输入下实现了逻辑“或”门功能。

关键词： 低压差线性稳压器   低功耗   动态零极点补偿   高精度  

摘要： 随着人工智能设备的快速发展,对电源管理类芯片需求逐渐上升,凭借其低功耗、低噪声、高稳定性的优势,低压差线性稳压器（Low Dropout Regulator,LDO）在电源管理类芯片中脱颖而出。基于某公司市场产品定位需求,设计一款低功耗高精度LDO芯片电路,应用于超长待机时间的便携式电子设备中。 该芯片在输入电压1.7V～7.5V宽范围内,采用耗尽管做耐压管,实现高、低压下电路正常工作。针对低功耗LDO设计需求,设计MOS管工作在亚阈值区的基准电流源结构,输出23n A偏置电流,使LDO各模块电路工作在亚阈值区。同时,将过流保护与短路保护负载支路共用,在过温保护电路中嵌入软启动电路,降低支路电流。采用米勒补偿与动态零极点补偿相结合的方式,解决了低功耗LDO的稳定性问题,负载电容仅需要100p F,减小了芯片的面积。采用过压保护与米勒电容耦合方式,提高了低功耗下LDO的瞬态响应能力,最大可支持250m A负载电流。利用工作在亚阈值区的电压模带隙基准结构,产生零温度系数基准电压,保证LDO产生高精度输出电压。为了提高LDO的抗电源干扰能力,采用内部电源供电的方式对误差放大器及带隙基准模块进行单独供电。加入一种新型的防倒灌电路,避免电源接反时导致功率管损坏。 基于TSMC 0.18μm BCD工艺,进行芯片电路设计,利用virtuoso平台spectre工具进行电路参数仿真,结果表明,芯片过温保护阈值为158℃,温度迟滞范围31℃;芯片具有超低静态电流1.14μA,VINOUT+VDropout时,静态电流为642.717n A;关断电流小于764n A;低频下1k Hz频率处PSRR小于-75.968d B,具有较强的电源抑制能力;线性调整率小于0.52m V/V;负载调整率小于0.009m V/m A;压差电压小于135m V;1μs内负载电流由100μA跳变至250m A所引起的下冲电压为613m V,瞬态响应时间为0.19ms;1μs内负载电流由250m A跳变至100μA所引起的过冲电压为496m V,瞬态响应时间为0.231ms。同时,完成版图绘制及验证,LDO整体版图面积为532μm×547μm,通过提取寄生参数对版图进行后仿真,结果表明,压差电压小于144m V;线性调整率小于0.6m V/V;负载调整率小于0.0091m V/V;低频下1k Hz频率处PSRR小于-67d B;静态电流低至1.28μA以下,VINOUT+VDropout时,静态电流为637.489n A;关断电流小于762n A;1μs内负载电流由100μA跳变至250m A所引起的下冲电压为701m V,瞬态响应时间为0.25ms。后仿真结果与前仿真结果基本一致,仿真结果表明设计的LDO电路达到预期性能指标。

关键词： Σ-ΔADC   高精度ADC   数字抽取滤波器   CIC滤波器  

摘要： 本文围绕Σ-ΔADC在低功耗、高精度模数转换领域的研究与设计展开,旨在提出并实现一种适用于低功耗场景下的ADC设计方案,例如物联网、智能化设备等领域,以满足这些领域对转换精度高但转换速度要求相对较低的特殊需求。通过分析模数转换技术的发展背景及其在信号处理领域的应用趋势,强调了模数转换器（ADC）作为连接模拟和数字世界的关键技术,对其性能提出了更高的要求。文中对Σ-ΔADC的基本原理、优势及其在高精度和低功耗应用中的独特地位进行了阐述。 为此,本文提出了一种低功耗的Σ-ΔADC的设计方案,采用了三阶单环、一位量化的调制器和CIC滤波器、FIR补偿滤波器和半带滤波器级联的数字抽取滤波器组成Σ-ΔADC的整体结构,目标是实现20bit以上的转换精度,输入信号带宽为1.2KHz,采样频率为768KHz,同时将功耗控制在m W量级。作者详细介绍了设计方案中的关键技术,包括高效的数字抽取滤波器结构设计。根据方案设计的Σ-ΔADC过采样率为256,分辨率为24位。本文采用了Simulink进行系统级建模与仿真来验证设计性能,得到的信噪比为127.6dB,有效位数为20.90bits。 本研究以SMIC 180nm CMOS工艺为基础,通过逻辑综合、静态时序分析等步骤,进一步完善了数字抽取滤波器的硬件设计,从而保证了其可实施性和工艺兼容性。仿真结果得到的数字抽取滤波器的信噪比为123.3d B,有效位数为20.20bits。滤波器的版图面积为2.478mm2,功耗为19.9m W。通过结果表明设计达到了预期目标,展示了理想模型和电路级仿真输出的良好一致性。最后,本文总结了工作成果,并探讨了可能的改进方向和未来研究领域,如非理想因素的优化和低功耗技术的进一步研究,为Σ-ΔADC的发展和应用提供了有益的参考。

关键词： 物联网   终端架构   去冗余   低功耗  

摘要： 物联网通过终端节点感知物理世界并从中获取数据,为各类数字化应用提供了基础数据来源。然而,在现有终端架构下,终端通用性与其架构低冗余矛盾突出,面临多样化应用需求,仅能沿用“传统”以微处理器为核心的嵌入式计算机系统架构,从而获取可编程定制的通用化控制和计算能力,实现多样化传感芯片控制与数据处理。但是,作为独立计算机,其架构复杂度高,功耗与成本难以优化。现有的简化终端架构的方式有两种:其一,设计专用集成电路代替微处理器实现特定功能,但该方式缺乏通用性,难以满足物联网多样化应用需求;其二,设计专用的信号转换电路,使网关能够通过无线信号直接控制终端传感芯片,从而去除终端微处理器,但是这会将原本由微处理器承载的信号交互全部转移至无线接口,导致终端通信开销激增,部署规模受限。因此,现有终端架构及其优化方案均无法满足物联网对终端节点的大规模、长期、低成本部署需求。 针对以上问题,本文提出了通用无处理器计算架构及其关键技术研究,旨在通过特殊的软硬件融合设计,将感知终端简化为网关的一种无线外设。由网关统一生成终端任务逻辑,终端则在网关的驱动下,以极简的硬件电路组合实现各类传感芯片控制及数据处理功能,从而在满足物联网多样化功能需求的同时,实现终端系统的高度降冗余与架构简化。本文的主要贡献和创新点如下: 一、提出了分层任务描述语言及其编译器,实现对感知终端多样化任务的统一描述和控制,使终端的任务逻辑可以转移至网关,从而简化终端开发步骤,降低了物联网应用开发成本,并为终端架构去冗余提供了任务逻辑支撑。 二、设计了低冗余通用任务执行电路,其作为一种感知终端专用计算电路,能够取代终端微处理器,以轻量化的电路设计实现多样化的传感芯片控制和数据处理功能,从而达到终端架构降冗余目的。 三、实现了多终端任务预测机制,实现对多个无处理器终端的并发任务调度控制,降低了上下行数据传输发生碰撞的概率,提高了系统通信资源利用率。 本文实现了原型系统,并对其进行了全面的测试。测试结果表明,与传统终端相比,本文终端的整体功耗降低了17.3%到31.9%。与C语言相比,分层任务描述语言能够使终端任务的开发时间缩短一半,代码量减少60%以上。经仿真测试,在500kbps通信速率下,系统能够容纳108个终端节点,且数据碰撞率低于10%。

关键词： 水声通信   发射端   D类功放   接收端   带通滤波电路  

摘要： 我国地震事业的发展离不开海洋世界,在海底进行地震观测能够促进地质构造研究、地震灾害预警、资源勘探、海洋科学研究的发展。由于海底的环境比较复杂,海底地震观测对设备和技术要求很高,在海底进行地震观测还面临着巨大的挑战。水声通信系统在海洋地震观测研究中发挥着重要的作用,它以水声通信的方式传输地震仪监测的数据。 应用于海洋地震观测的沉浮式地震仪与甲板机之间的数据传输离不开水声通信。由于水声通信硬件系统长时间工作在水下,因此,降低硬件系统功耗显得尤为重要。本文针对此问题,分析并研究出了水声通信低功耗收发硬件系统,设计出发射端与接收端具体电路,完成了电路设计与电路板制作。 (1)调研分析水声换能器内部结构组成以及作用与原理,研究并探讨了换能器主要性能指标,为选择合适的换能器提供理论依据,并对其匹配形式进行了相应的研究。选择了型号为DYW-H12-500的水声换能器,其发射响应和接收灵敏度分别为132d B、-190d B左右。 (2)将STM32F407作为低功耗数字芯片,并以LT3970为电源芯片设计了低功耗的电源管理模块。系统采用锂电池供电,分别为数字处理模块、发射端电路以及接收端电路提供3.3V、5V、12V电压。设计了值班电路,由数字处理模块控制发射机的电源供电的通断,达到了优化系统功耗的目的。完成匹配电路的分析设计,使换能器与水声通信硬件系统合理匹配。 (3)提出发射端电路的设计方案以及电路整体的性能指标。选取D类功率放大器作为发射端的功放,根据设计要求研究了PWM电路、驱动电路、功率放大电路、变压器电路的具体方案,提高了发射端电路的工作效率,使发射端电路达到设计指标,能够稳定输出功率为500m W的信号。 (4)提出接收端电路的设计方案以及电路整体的性能指标。前级放大电路采用差分放大电路,实现56d B的增益放大。带通滤波器选择多路反馈二阶低通滤波器与高通滤波器,构成四阶带通滤波器,能够输出频率为8-16k Hz的信号。后级放大电路选用反比例放大电路,实现8d B的增益放大。各部分电路都选择了低功耗、低噪声、高效率的芯片,以此来降低系统的整体功耗。 (5)完成实物制作与测试,分别对发射端电路与接收端电路进行了测试分析,PWM电路与功放电路信号稳定,发射端输出12k Hz信号,信号峰值电压达到31.6V。接收端电路输出信号幅值为3.56V,其放大增益与设计要求一致达到64d B,整体达到了设计要求。

关键词： 存储测试   微型化   低功耗   RISC-V  

摘要： 弹载测试获取弹丸工作状态的关键手段。发射试验前,弹载测试系统需固封于药室,随弹进行2-3天保温实验,以确保系统稳定。因此,对于小体积微电源的弹载存储测试系统,低功耗一直是设计人员关注的核心问题之一。同时,近几年芯片信息安全问题促使各行业加快推进国产自主可控;然而,现有弹载测试系统多依赖国外芯片设计。针对上述问题,本文深入研究了国产低功耗弹载存储测试系统,详细研究了其设计原理、性能特点以及应用前景。具体研究内容如下: 首先,遵循通用化原则,对弹载存储测试系统进行了总体方案设计。通过对比分析国内外弹载存储测试系统技术发展现状,以存储测试通用化为目标进行了系统总体方案设计;并在总体方案的基础上,进一步提出了针对存储测试系统的低功耗设计策略。 然后,基于低功耗设计策略,对国产弹载存储测试系统硬件设计进行了研究。其中,利用国产低功耗器件选型设计实现了系统硬件基础低功耗;通过电源管理电路设计,引入倒置开关控制MCU电源模式,并进行电压智能管理的方式实现系统硬件运行低功耗。 随后,针对国产弹载存储测试系统,深入研究了其软件设计。基于通用化原则,将存储测试系统软件划分为状态机模块、采集存储模块及驱动模块;并基于DMA和乒乓存储算法实现了数据采集的高速存储,同时降低了系统软件运行功耗。在此基础上,基于QT多线程技术设计了系统数据管理分析软件;通过相应的上下位机通信协议实现存储测试系统的初始化配置、数据文件上传等功能。 最终,对国产弹载存储测试系统的系统功能验证,并进行了功耗测试。通过试验验证,证明了所设计国产低功耗弹载存储测试系统在实现各项功能的基础上,具有良好的低功耗特性。为了验证设计的通用性,基于弹载存储测试系统进行了三轴冲击测试系统适配设计,并对其进行了现场验证。

关键词： 地震观测   数据采集器   低功耗   多路复用   过采样  

摘要： 地震是由于地球内部介质发生急剧形变产生地震波,从而引起地表振动的现象。我国是一个地震比较频繁的国家,地震给人民的生命财产造成了巨大的损失。地震是不可避免的自然灾害,地震预报工作是减少损失的重要措施之一,科学家们一直为之努力。地震观测是预报地震的重要一环,随着这些年地震预报工作的快速发展,对地震观测所用的数据采集器的精度、稳定性、低功耗等要求也在进一步提高。 由于地震观测从单分量观测发展到三分量观测,再到如今的多分量观测,以及地震观测台站布设位置的特殊性,多通道低功耗的数据采集器是现在地震数据采集器的一个发展趋势。本文针对数据采集器低功耗和多通道的需求以STM32+ADC为设计框架,围绕这个框架设计了低功耗的多路复用同步采集结构。主要工作体现在以下3个方面: 第一,针对低功耗的需求,数据采集器的核心是嵌入式系统,因此降低功耗需要从嵌入式系统的硬件功耗和软件功耗两个方面入手。在硬件方面,整个电路的核心是模数转换电路和微处理器控制电路,它们也是整个系统功耗最大的地方,所以模数转换芯片选用了具有低功耗特点的SAR ADC,微处理器选择了在超低功耗模式下功耗低至110n A的STM32U575系列的芯片。在软件方面,通过外部逻辑门完成对ADC的时序约束,最大程度的减少STM32的工作量节省功率。 第二,针对多通道同步采集的需求,本设计综合考虑低功耗的需求,选择了对一个ADC进行多路复用,而不是常规的ADC与通道一一对应的结构,由于地震信号通常在100Hz以内而ADC的采样率远大于这个频率所以能够满足基本功能需求。这种结构既能满足前级设备多通道的需求,又能在低通道使用时通过STM32以调整通道开闭的方式保证ADC的资源不被浪费,具有灵活通道复用特性。因此,选择多路复用的结构完成多通道数据采集器的硬件设计并且解决了这种结构带来的时序错位的问题。 第三,Sigma-delta ADC的特点是高精度,而它的高精度的重要来源之一是基于过采样、噪声整形技术等数字信号处理技术。本设计在低功耗的SAR ADC的基础上,结合Sigmadelta ADC的过采样特性配合相关数字信号处理技术,尽可能做到在实现功能和精度指标的兼顾。 本次实验从理论推导、相关电路原理图设计、控制程序代码的编写和相关数字信号处理这四个方面进行,最终得到了一个低功耗多通道的同步数据采集器结构。论文最后给出了对本课题的研究总结,并对未来的研究工作进行阐述。