关键词： 物联网   低功耗   视觉感知   反向散射  

摘要： 随着物联网产业的快速发展,大量的物联网设备通过与人或环境的交互产生大量数据,通过进行一定程度的本地化处理,或是通过通信链路将数据发送到云端,进行反馈或决策。针对视觉感知应用场景,随着物联网感知终端所生产的数据量以及维持设备工作的能源需求的快速增长,传统的数字图像处理架构和通信系统的高功耗及能量受限环境的矛盾正在日益突出。因此针对上述问题,本文提出在视觉物联网终端架构中的感知层和网络层分别采用感算共融视觉感知架构和反向散射通信架构来进一步降低物联网节点的整体功耗。其中感算共融架构可以将传感数据在设备本地进行初步计算处理以降低数据传输量;反向散射通信架构可以直接使用环境中的射频信号完成通信,避免了在本地产生射频信号的功率问题。本文主要工作如下: (1)搭建了基于“感-算-能”共融芯片的视觉智能感知系统并进行系统展示,该系统实现了对MNIST手写数字图像数据集的96.3%识别准确率。在外部供电的条件下,芯片计算帧率为3fps,在模拟域完成Le Net5第一层网络卷积计算过程的功耗仅有12.1μW;在自供能的条件下,芯片计算帧率为0.32fps,功耗仅为1.26μW。 (2)以视觉智能感知系统的参数(芯片自供能模式下每秒输出4840bits数据)为基准,搭建了反向散射通信原型系统,实验结果表明:反向散射通信系统功耗为34.7μW;该系统中射频能量收集电路的最大转换效率为20.8%;在5kbps通信速率下,可以完成距离1m通信距离内的数据传输。 (3)在TSMC 180nm工艺下,对反向散射通信原型系统的关键电路(射频能量收集电路、包络检波电路及比较器电路)进行了集成化设计和版图设计,仿真结果表明:该芯片中射频能量收集电路的最大转换效率为54.4%;该芯片可以对调制频率50kbps的OOK信号完成解码工作,功耗仅为6.07μW。

关键词： SMASH   ΔΣADC   低功耗   高精度   浮动反相放大器  

摘要： 如今不断涌现的新兴科技领域都需要不同带宽不同精度的模数转换器(ADC)。其中Sub-MHz级别带宽的ADC通常用于低频率信号的采集,如电力网络监测、光学测量等。Delta-Sigma(ΔΣ)ADC凭借过采样和噪声整形技术可以实现很高的分辨率,在高精度应用领域中的需求不断增加。本文主要针对光电传感器中Sub-MHz级别带宽的ΔΣADC进行研究与设计,实现低功耗、高精度的设计目标。 SMASH(Sturdy-Multi-stage Noise-Shaping)架构可以在实现高阶噪声整形的同时保持单级环路的稳定性,适合应用在高精度产品中。与传统MASH(Multi-stage NoiseShaping)架构相比,SMASH结构不存在噪声泄露问题,因此不需要高增益的运算放大器来保证环路中模拟滤波器与处理环路输出的数字滤波器之间的匹配,更容易实现低功耗的设计目标。 本论文提出一种离散时间2+2 PSEUDO-SMASH架构,两级环路均为二阶整形ΔΣ调制器。其中第一级环路采用低失真(Low-distortion)结构,将放大器之和作为输入信号同时送入第二级环路及其量化器的输入端,这样省去了第一级环路量化噪声的提取,同时无需第二级环路的反馈电路。由此解决了传统SMASH结构中反馈模块过多以及无法直接提取第一级环路的量化噪声这两大弊端,极大程度上减小了芯片面积,降低了系统功耗。在电路级,论文提出一种自偏置的cascode浮动反向放大器(Floating Inverter Amplifier,FIA),通过引入低阈值电压的cascode管来提高增益,实现45d B的直流增益和310m V的摆幅。量化器模块使用异步3bit SAR结构,进一步提高了系统的最大稳定性输入范围。为了减小单位电容间的失配带来的影响,在输入端加入数据权重平均(DWA)模块。 本文基于55nm CMOS工艺完成了该ΔΣADC的电路和版图设计,并进行了流片和芯片测试。测试结果表明,当输入信号为-1.65d BFS@7.06k Hz时,芯片总功耗为246.43μW,SNDR=88.00d B,SNR=88.53d B,SFDR=101.48d B,Fo Ms=174.08d B,各项性能指标均满足预期的设计要求,实现了Sub-MHz级别带宽的ADC在满足低功耗的条件下14位的实测精度。

关键词： α-MoO3   二维材料   神经形态器件   低功耗   阵列集成  

摘要： 随着第四次科技革命的进一步推进,信息技术的迅猛发展要求新兴产业能够高效的处理海量数据,现有计算架构正遭遇摩尔定律失效和“冯诺依曼”瓶颈等问题。神经形态计算技术通过借鉴人脑并行的信息处理方式显著地提高了芯片的数据处理能力。IRDS指出,后摩尔时代需要从新结构、新器件和新材料三个方面取得突破,其中二维材料以其原子级的厚度和优异的光电性质成为一种符合神经形态计算特性的新型材料。层状结构的α-MoO3带隙较宽,可以实现具有低功耗、高集成度、电导连续可调等优点的神经形态器件构建。但目前基于二维α-MoO3的神经形态计算技术尚处于研究初期,仍然存在诸多问题和挑战。本文针对二维α-MoO3大面积生长、神经形态器件性能优化、阵列集成等方面开展研究,主要创新工作如下: （1）大面积高质量α-MoO3制备及其生长机制研究。本文基于氧辅助限域化学气相沉积方法,实现了α-MoO3的自支撑生长,并根据物理表征结果与晶体生长理论提出了相应的的氧调控生长机制。生长过程中通过引入氧气实现了大面积高质量α-MoO3的制备,最大尺寸可以达到2cm;进一步改变氧分压实现了对α-MoO3薄膜厚度的控制。拉曼表征结果显示本方法生长的大面积α-MoO3薄膜具有良好的均匀性,高分辨透射电镜图片中清晰的α-MoO3晶格条纹(0.37nm和0.39nm分别对应（001）和（100）晶面)证明了α-MoO3具有较高的结晶质量。 （2）模拟型电阻转变的自整流α-MoO3忆阻器性能研究。首先,在构建交叉结构α-MoO3忆阻器并进行表征的基础上,通过改变电极结构获得了具有动态特性的自整流α-MoO3忆阻器。其次,研究发现α-MoO3中氧分压的调节对忆阻器电阻转变方式具有较大的影响,当氧分压增加时忆阻器电阻转变方式可以实现从数字型过渡到模拟型;通过优化α-MoO3薄膜厚度至410nm左右,忆阻器开关比提高至102以上、关态能耗降低至80p J。最后,基于器件的电学特性分析与物理表征结果,提出了电极诱导的α-MoO3忆阻器工作机制,为准确的电导调节提供了方案。 （3）低功耗α-MoO3忆阻器的神经形态计算特性研究。首先,研究了α-MoO3厚度对Pt/α-MoO3/Ti忆阻器的电导挥发速率、整流特性、电导调制线性度和对称性的影响,得到了具有自整流特性（整流比>10）、线性电导调制（0.14@LTP）以及超低能耗（298f J/spike）α-MoO3神经形态器件。其次,利用神经形态器件成功模拟生物突触的PPF、STDP、长短时程转变等功能以及异源性突触行为,从生物学角度证明了α-MoO3忆阻单元在神经形态计算中的应用潜力。最后,对α-MoO3忆阻单元进一步集成为8×8的交叉阵列,器件之间的变化表明阵列中的忆阻单元具有良好的一致性。将α-MoO3忆阻器阵列与神经网络结合实现了高精度（93.5%）手写数字体识别,为α-MoO3忆阻器在神经形态计算应用提供了基础数据和可能。

关键词： 数据采集系统   多通道   低功耗   FPGA   STM32  

摘要： 数据采集技术是获取实验数据的重要手段,而在水声研究方面,随着水声技术的不断发展,对水声信号采集技术的要求也不断提高,例如系统功耗应足够低、存储容量足够大以维持超长时间的连续采集;同时还需要足够多的同步采集通道数,以及足够高的采集精度。针对以上情况设计了一种通用型的应用于水声信号连续采集的低功耗模块化的多通道采集存储系统。本系统主要对低频水声信号进行长时间、大容量的数据采集和存储,例如对海洋环境噪声进行数据采集,因其低频噪声的时空特性之复杂,需要长时间、大范围的测量才足以分析其时间域、频率域、空间域等特性。 本系统采用模块化的设计,将系统分为六大模块,分别是采集模块、存储模块、主控模块、电路底板、FPGA数据路由模块和DSP信号处理模块。用户可根据应用场景的需求灵活配置系统中采集模块和存储模块的数量,以更改系统的采集通道数量和存储容量。其中采集模块使用FPGA EP4CE6E22控制两片AD7768进行模数转换,并且前端增益倍数和采样率等采集参数可配置,单个采集模块可实现16通道同步数据采集;存储模块以低功耗单片机STM32L4R9为核心,接收采集数据并写进SD卡中,单个存储模块最大容量为4TB,并在每个存储模块设计了USB3.0的数据上传电路,以便用户对数据的导出、删除等管理操作;FPGA数据路由模块使用EP4CE75F23进行数据转发,其主要包括三部分,和采集存储模块通信的对内接口OCTOSPI、和DSP信号处理模块通信的EMIF总线、和上位机进行实时连接进行数据传输的对外接口USB3.0和以太网口;主控模块以STM32L4R9作为控制芯片,通过RS232接收用户的配置指令,并发送给FPGA数据路由模块将该指令转发,此外主控模块保留了多个低速通信接口以供系统拓展使用;电路底板作为连接所有模块的基础结构,为系统内各个模块的通信提供通路,并在电路底板上进行电源管理以提高电源效率;DSP信号处理模块使用已有核心板,并在电路底板上对其进行了二次开发。 本文对系统各个部分的性能以及整体工作的稳定性进行了详细测试,其中包括系统功耗验证,64通道同步采集时低至10W,同时存储容量高达16TB,保证了系统可以极低的功耗维持长时间的数据采集;对系统进行数据采集时的性能测试,包括增益准确性测试、幅相一致性均控制在0.1d B和0.1°以内、等效输入噪声低至5u V、通道隔离度均在70d B以上;进行了系统各个模块的通信速率以及通信正确性的测试;最后是对系统整体的联合测试,确保系统整体工作的稳定性和可靠性,能够进行长时间的采集存储工作。

关键词： 电压调节模块   数字控制   自适应电压定位   负载线   低功耗   瞬态响应   电源完整性  

摘要： 随着中央处理器(Central Processing Unit,CPU)计算能力的不断增强,算力已成为数字经济的核心生产力,推动了人工智能、大数据、云计算、物联网等产业的蓬勃发展。随着算力提升导致的电力消耗显著增加,降低处理器功耗成为了各国的研究热点。自适应电压定位技术(Adaptive Voltage Positioning,AVP)能够根据处理器电流实时调整处理器供电电压,优化电压调节模块(Voltage Regulator Module,VRM)的性能。然而,传统的线性负载线(Load Line)供电方式在处理器低电流状态时可能导致功耗增加。近几年,英特尔、戴尔、万国半导体等外国科技公司相继公开了多项低功耗负载线专利,旨在通过优化线性负载线来降低供电电压,从而降低处理器功耗。国内对低功耗负载线技术的研究仍处于起步阶段,开展此类技术研究具有重要的意义。 鉴于国外处理器芯片技术的保密性和国内处理器研发现状,本文提出了一种不依赖VRM与处理信息交互的低功耗负载线供电方案。该方案基于数据中心处理器工作现状,通过设计分段线性的低功耗负载线,降低处理器供电电压,并利用辅助电源电流注入技术改善VRM的瞬态响应。本文所述方案通过自主研制的硬件测试平台进行了测试验证。本文的主要工作包括: (1)提出了分段线性的低功耗负载线。本文基于数据中心处理器的工作现状,根据处理器电流的时间分布,将处理器电流分为静态电流区、常规电流区和重载电流区。低功耗负载线在不同的电流区间,使用不同的负载线策略,有效降低处理器的供电电压,从而降低处理器功耗和VRM输入功耗。 (2)提出了基于辅助电源电流注入的VRM瞬态响应改善方案。本文在原有主电源的基础上并联了辅助电源,主电源和辅助电源之间通过多个MOSFET连接,以控制辅助电源供电电流的大小。当处理器电流稳定时,MOSFET关断,辅助电源不向处理器注入电流;当处理器电流快速上升,引起较大的供电电压跌落时,MOSFET快速导通,辅助电源的注入电流流向处理器,抑制电压跌落,改善VRM的瞬态响应。 (3)研制了全数字控制的处理器低压供电硬件测试平台。本文通过三块自研的印刷电路板,实现了输入电压12V,输出电压0.9V-1 V,最大输出电流150A的VRM。其中,功率板用于模拟服务器主板的供电环境,包含多相Buck电路、去耦电容和处理器的球栅阵列(Ball Grid Array,BGA)封装;控制板负责信号采样和数字控制;转接板用于连接处理器的BGA封装和测试负载。在比例-积分-微分控制(Proportional-Integral-Derivative,PID)、均流、保护、软启动、AVP等多种算法的控制下,VRM实现了高效稳定的电源输出。 实验结果表明,在处理器电流稳定的情况下,本文提出的低功耗负载线供电方案相较于传统线性负载线,能够将供电电压降低20mV,处理器功率降低2.11%,VRM输入功率降低1.97%;在处理器电流快速变化的情况下,辅助电源电流注入技术确保了低功耗负载线能够保持供电电压高于最低工作电压,保证了处理器的安全稳定运行。 本文的核心贡献在于提出了分段线性的低功耗负载线和基于辅助电源电流注入的VRM瞬态响应改善方案。这些技术有效降低了处理器供电电压和VRM输入功率,为处理器能效优化提供了有效的技术路径。本文低功耗负载线供电方案的供电电压降低效果与英特尔的DLVR技术相当,达到了国际水平。

关键词： 发光二极管   恒流驱动   线性调节驱动方案   混合调制方式   0.18μm CMOS工艺  

摘要： 发光二极管(Light Emitting Diode,LED)是一种新型的常用的发光源,相较于传统发光源具有使用寿命长、效能更高、绿色环保、产生的热量小等优点。根据LED诸多优点可以应用到生活的很多地方。 通过研究和改进LED驱动技术,可以将LED应用到显示领域,并进一步提高LED能效,降低电能消耗,为能源节约和环境保护贡献力量。低功耗LED驱动芯片可以降低LED显示系统功耗,减轻电网负荷,促进可持续能源应用。此外,LED的调光性能和色温可调性使其在各场景中灵活应用,通过对LED驱动芯片的研究,可以实现高精度控制,满足广泛的调光和调色需求,提升显示效果和生活舒适度。未来LED驱动芯片的发展方向将聚焦在高效能、低功耗、智能显示、小型化和高灵活性可编程等方面。 本设计从LED恒流驱动芯片的基本原理出发,主要做了以下创新: (1)在传统线性驱动结构的基础上,引入了三个运放,以确保电流镜漏极电压相等,消除沟道调制效应的影响。此外,将电流信号转化为电压信号便于传输并减小功耗,同时为下一级通道驱动电路提供精准的电压控制信号。 (2)对传统的张弛振荡器电路做出了改进。采用了施密特触发器代替传统的RS锁存器,以消除比较器延迟带来的频率偏差。同时,在振荡器设计中放弃了传统的直接利用电源产生控制电流的方法,而选择了恒流源模块生成的精准电流作为控制电流,以最大程度降低温度和工艺对振荡频率的影响。此外,为节省版图面积,采用了MOS电容,并设计了一种二级运放来降低功耗和延迟影响。 (3)始终以低功耗为设计目标,利用线性稳压器将电压稳定在1.8V,显著降低芯片功耗。在恒流电路设计中,采用四运放结构,减小功率管在线性区工作的时间,有效降低功耗。振荡器运放设计中采用了二极管接法的负载管,将RS锁存器替换为施密特触发器,并设计了电压选择器,降低了整体功耗。 本研究采用SMIC 0.18μm CMOS工艺进行电路设计和仿真,后仿真结果显示,在5V供电,工艺角为TT条件下,温度范围为-40℃～115℃时通道输出电流温漂为110.42ppm/℃。在仿真环境设置为25℃,工艺角为TT条件下,电源电压从2.6V～7V变化,输出电流为9.1m A时,该电流偏差为8.24%。驱动电路版图面积为420μm×435μm(宽×长),该LED恒流驱动芯片可满足LED显示的性能要求。

关键词： 电磁流量计   超声波流量计   低功耗   智能化   改进卡尔曼滤波  

摘要： 随着工业自动化和环境监测领域的快速发展,市场对流量计的功能要求日益增加,希望一款流量监测系统不仅能够适应流体复杂多变的环境,而且可以支持无线传输、无人值守、自动报警的智能化功能,还要有电池供电长期运行的低功耗特点。本论文针对这些实际应用需求,设计了可技术优势互补的电磁和超声波类型的两种流量计,在系统硬件电路设计、软件程序设计以及上位机设计中进行了较为完整的优化工作。搭建了一套可覆盖较宽测量场景且具有低功耗和一定智能化特点的流量测试系统,并在此基础上开展了验证性测试实验。 首先,本论文分别对电磁流量计和超声流量计的硬件部分进行了设计。对于电磁流量计,选用低频矩形波励磁技术以减少噪声干扰和降低功耗,同时又一定程度上提升测量准确性;对于超声波流量计,则选用时差法测量流量,以非接触式安装,保持流体完整性。系统硬件选型时在技术参数满足使用要求的前提下注重器件的低功耗,对于电磁流量计,采用了高精度低功耗的仪表放大器进行信号处理,并使用了24位的低功耗模数转换器进行信号转换;对于超声波流量计,采用TDC-GP22芯片进行时间差测量,不仅简化了电路结构,而且实现了皮秒级分辨率的高准确度。此外,选用了基于SX1278芯片的Lo Ra无线通信模块,该模块在休眠模式下的功耗仅为2.3u A。通过以上设计,既保证了流量计性能,又有效降低了整体系统功耗。 其次,在系统软件设计时采用了模块化方法,主要包括流量计的主程序设计、流量计量模块设计、数字滤波模块设计、通信模块设计以及上位机设计。在上位机设计中,通过Lo Ra模块以主动轮询方式与流量计进行通信,并通过可视化界面展示流量数据。为了提高系统的智能化水平,系统还集成了空管警报和电池低电量警报功能,并允许用户根据需要自定义流量的正常检测范围,从而有效预防潜在的运行异常。此外,为了进一步提高流量测量的精确度和稳定性,对传统卡尔曼滤波方法进行了改进,所改进的滤波算法加快了流量非线性变化时的响应速度。 最后,开展现场测试实验,结果表明:电磁流量计和超声波流量计样机都能以电池供电的方式长时间稳定运行。经误差修正后,电磁流量计相对示值误差约为±1%,超声波流量计相对示值误差约为±1.5%。结果证明,所设计的流量计系统在满足流量精确计量要求的同时,也具备了低功耗和智能化特点。

关键词： 毫米波   混合波束赋形   低功耗   块坐标下降   交替最小化  

摘要： 研究毫米波通信系统中的低功耗混合波束赋形架构及其算法设计，旨在应对现有毫米波混合波束赋形中硬件灵活性低与功耗高的挑战。为解决现有混合波束赋形架构的不足，提出一种新型低功耗混合波束赋形架构，该架构通过在移相器网络前后引入射频开关网络，实现射频链路与移相器及天线阵列的动态连接，并建立所提架构的系统模型，包括数字预编码与模拟预编码过程，同时考虑数字模拟转换器的量化误差与移相器分辨率等硬件限制。为最大化能源效率，推导了包含频谱效率和系统功耗的能源效率模型，提出基于块坐标下降的混合预编码算法，迭代优化数字预编码、模拟预编码矩阵及数模转换器分辨率。基于NYUSIM毫米波信道仿真平台的仿真结果表明，所提混合波束赋形架构与预编码算法在完整与部分信道状态信息下的能源效率均优于现有的代表性架构及预编码算法，同时频谱效率相较于全连接架构的损失低于20%。