关键词： 射频接收机前端   低功耗   低噪声放大器   电感电容式压控振荡器   前向衬底自偏置  

摘要： 在信息数据爆炸的大数据时代,无线通信技术的应用无处不在。近年来,现代无线通信设备不断推陈出新并朝着低耗能、更快速度等优质性能方向发展。5G技术作为实现广域覆盖的重要技术,不仅实现更高的移动通信速度和容量,也推动了一系列新技术发展。另一方面,Wi-Fi技术在家庭、企业和公共场所等局域网范围内也提供了良好的用户体验,如智慧家庭和远程办公等领域。然而,在技术高速发展的背景下,数据交互的增加也导致设备功耗的提高,如何有效处理海量数据并实现设备的低耗能成为关注的焦点。在无线通信设备中,射频信号处理电路的功耗是一个重要组成部分,因此射频接收机前端的功耗优化对于提高设备效率、降低系统整体功耗至关重要。 本文针对低功耗射频接收机前端关键电路展开研究,在理论分析的基础上,提出了新型的低功耗宽带LNA和一款LC-VCO电路。本文主要研究工作和创新如下: (1)提出一款5～9.3 GHz的低功耗宽带低噪声放大器。该电路由两级放大电路组成,第一级采用结合互补共源电路的共源共栅结构,通过电感峰化技术和负反馈技术提高电路输入跨导,降低噪声,并拓展带宽和提高增益平坦度。第二级由缓冲器引入辅助放大、电感峰化技术,实现噪声抵消并拓展带宽。整体电路采用电流复用和前向衬底自偏置实现低功耗和低电压设计。后仿真结果良好:在5～9.3 GHz频带内LNA的S21为17.8±0.1 d B,S11小于-9 d B、S22小于-11.9 d B,噪声系数小于1.34 d B。在0.8 V电压下整体电路功耗为5.3 m W。同时与混频器进行联仿,达预计指标要求。 (2)提出一款适用于Wi-Fi 6 5G频段的新型低功耗LC-VCO。该电路提出互补并联PMOS式交叉耦合对管,同时通过并联PMOS负阻衬底控制频率变化有效降低相位噪声以及功耗,减少精调电容的使用。电路采用5 bit二进制加权开关电容阵列,保证宽带和高的频率覆盖率。后仿真结果表明:谐振输出频率为5.01～5.89 GHz,相位噪声为-120.4～126.1 d Bc/Hz@1MHz。整体电路由1.2 V供电,功耗为3.6 m W,实现低功耗设计。 本文提出的电路采用65 nm CMOS 1P9m工艺进行电路设计、仿真以及版图设计。相较于近年来的国内外同类电路,本论文实现的LNA在功耗和噪声方面展现出一定优势,同时提出的LC-VCO在功耗和相位噪声方面也达到较优水平。

关键词： 轨到轨运算放大器   高精度   电荷泵   自稳零技术   超低功耗  

摘要： 随着互联网技术的蓬勃发展以及电子产品性能的快速提升,可穿戴智能设备（如:智能耳机、智能手表、智能眼镜等）与智能手机一样渐渐变成大众生活的必需品。而运算放大器作为可穿戴智能设备中传感器内不可缺少的一部分,对其精度和功耗等性能要求越来越高。运算放大器的精度受输入失调电压的影响,若失调电压过高,会导致可穿戴智能设备中传感器捕获的生理信号产生极大误差,降低可穿戴智能设备中采集数据信息准确性。而采用单电源供电的可穿戴智能设备受功耗影响较大,若功耗过高,会降低可穿戴智能设备使用寿命和用户使用感受。为此,本文设计了一种高增益、低失调以及超低功耗的恒定跨导自稳零运算放大器,同时为提高低电源电压的利用率,运放输入和输出需满足轨到轨特性,用以保证运放实现较宽的动态输入输出范围。 本论文设计实现了一个由折叠式共源共栅和Class AB输出级组成的二级运算放大器。运放使用时间交织电荷泵电路提高了输入级的内部电源,利用内部电源来实现仅有PMOS输入差分对的输入级轨到轨,同时采用Class AB类结构实现运放输出级轨到轨。并利用时间交织自稳零技术保障整体运算放大器的高精度。为了确保运放的稳定性,采用了“米勒”补偿电容和调零电阻。整体运算放大器由时间交错电荷泵、Main运算放大器、自稳零电路、时序产生电路、带隙基准源以及偏置电路等模块组成。带隙基准源电路为整个运算放大器提供n A级PTAT（与绝对温度成正比）电流,以实现整体电路超低功耗。时序电路由片上振荡器、分频器和不相交叠时钟组成,用于控制开关电容电路（时间交织自稳零电路和时间交织电荷泵电路）。输入/输出端口设计了静电放电（ESD）保护电路,防止运算放大器被静电破坏。 本论文基于65nm CMOS工艺完成对电路原理图（schematic）的设计和版图（layout）的绘制,并利用EDA仿真软件进行原理图的前仿真验证,对版图进行寄生参数提取后完成了后仿真功能验证。在1.2V电源电压,27℃温度以及典型值条件下,仿真结果表明,输入失调电压为3.16μV,输入失调电流小于20p A。在-40℃至90℃之间的温度漂移系数为0.005μV/℃。在轨到轨输入范围内,输入跨导变化率仅为5.6%。等效直流增益106.4d B,单位增益带宽0.54MHz,相位裕度76.5°,功耗约为0.19mW。最终设计实现运放的版图面积为0.83×0.75mm2。

关键词： 65nm CMOS工艺   VCSEL   电流驱动器   光通信  

摘要： 随着信息技术和网络的迅速发展,光通信已逐渐成为现代通信领域的首选技术。激光驱动器芯片作为光模块的核心组件,其市场需求和研究前景广泛受到国内外关注。由于SiGe工艺具有高特征频率,适用于高速电芯片的制造与应用。然而,与CMOS工艺相比,采用SiGe工艺设计制造的激光驱动器芯片成本较高。因此,为了满足国内高速激光驱动器芯片的市场需求,实现低成本的国产替代,针对局域网、高速数据中心和交换机等多模光模块应用场景,本文对垂直腔面发射激光器（Vertical Cavity Surface Emitting Laser,VCSEL）的驱动电路进行了研究,并设计了一款基于65nm CMOS工艺的高速低功耗VCSEL驱动器芯片。 目前,CMOS工艺的高速低功耗VCSEL驱动器芯片设计仍面临一些挑战:与SiGe工艺相比,CMOS工艺的特征频率较低,单位电流跨导较小。为实现相同的带宽和输出调制电流,需要消耗更多的芯片面积和功耗。为解决传统SiGe工艺驱动器功耗较高的问题,本设计采用了1.2V和3.3V的双电源设计方案来降低功耗。由于主通路中的放大级电路、限幅放大级电路等电路需要提供高带宽、低噪声的信号传输,因此采用了1.2V CMOS薄栅器件和1.2V供电方案,以保证传输速度的同时实现低功耗设计;而低压差线性稳压器电路和偏置电路等电路则采用了厚栅器件和3.3V供电方案,以保证驱动器的高增益。此外,本文提出了一种电阻峰化技术,在传统的有源负载差分电路中添加了一个电阻,引入了一个零点,使输出信号的幅频特性曲线出现峰化,起到拓展带宽的作用。相较于传统的有源负载差分电路,单级带宽提升了10GHz,带宽增益积提升了153GHz。针对传统限幅放大器增益低、面积大的问题,利用了反相器电路结构简单、增益高的特点,提出了使用电阻反馈的反相器作为限幅放大器的方案。在保证高增益的前提下,减小了芯片面积,相较于传统限幅放大器,有效提高了带宽增益积56GHz。此外,创新设计了带数字修调的多阶曲率补偿带隙基准电压源电路,实现了芯片在多工艺角和失配情况下稳定输出参考电压1.2V,温度漂移系数为0.959ppm/℃。以上的技术、方案和方法,使得本文设计的驱动器芯片能够满足高速多模光模块应用场景的需求。 本文完成了驱动器电路、版图设计、后仿真和芯片测试方案等工作,并实现了驱动器芯片优异的仿真性能指标。整体芯片面积为0.42mm2,后仿真结果表示,在3.3V电源电压下功耗约30mW,在10Gb/s数据传输速度条件下,输出眼图抖动小于3ps。

关键词： 低功耗   金属有机框架   多铁性  

摘要： 由于在自旋电子学和新型多功能磁电器件等方面的广泛应用,多铁性金属有机框架材料在过去几十年中被广泛地研究.本文我们成功地将铂族金属Ru2+/镧系金属Lu2+引入[NH4][Mn（HCOO）3]晶体框架中,系统地研究了其结构成分、热力学相变、磁性和介电性质.Lu2+/Ru2+的引入,改变了体系的磁性,使其由反铁磁性转变为弱铁磁性/阻挫磁性,降低了体系的介电常数和介电损耗,在铁电相变温度以下宽温区（70/80 K）范围内实现了低功耗.

关键词： 电荷泵锁相环   相位噪声   低功耗   C类压控振荡器  

摘要： 锁相环是一个能够跟踪输入信号相位的闭环自动控制系统,其独特的优良性能使得其被广泛应用于频率合成、调制解调、时钟恢复等领域。频率合成器是锁相环最重要的应用之一,其通常被用于为无线通信应用中的射频收发机提供本振信号。具有高相位噪声的本振信号会导致射频收发机中信号频道以外位于一定频率偏移的干扰和噪声直接降混频从而污染信号。同时无线通信应用中可穿戴设备、便携设备等应用的普及,使得频率合成器向着低功耗的方向进一步发展。因此,针对无线通信对于频率合成器性能的要求,本文设计了一款用于频率合成的低相噪低功耗锁相环。 本文围绕低相噪和低功耗,并基于锁相环的架构及电路的分析完成了对具体电路的设计。本文首先通过建立锁相环的线性时不变系统模型,推导了各模块的S域传递函数,并基于传递函数分析各模块自身引入的噪声对系统相位噪声的贡献。此外还单独分析了各模块自身引入的噪声及功耗,进而针对性地提出对各模块的噪声和功耗的优化。结合指标要求及各模块的非理想因素比较不同电路结构的优缺点,选择合适的结构作为锁相环内部模块电路。通过集成多个压控振荡器(VCO)的方式实现宽频带的输出。传统的交叉耦合VCO因具有结构简单和低相位噪声而得到了广泛的应用。本文设计的C类VCO是传统交叉耦合VCO的一种改进结构,其具有更低的相噪及功耗,但该类VCO具有不易起振和振幅不稳定的问题。为解决C类VCO的这两类问题,设计了一种自动幅度校准环路,其能够保证C类VCO的起振可靠性并稳定输出振幅。利用电流模逻辑的高速、低噪声的特点,设计了一种输出脉冲宽度可调的可编程分频器。 本文电路设计基于BiCMOS工艺,对电路中各个模块和系统的性能进行了仿真验证,验证结果表明本文设计的锁相环输出频率范围能够覆盖3.2GHz～6.4GHz,归一化相噪为-226.5d Bc/Hz,且3.3V电源下仅消耗70m A电流。

关键词： 集成运算放大器   低功耗   高增益   低失调   低输入偏置电流  

摘要： 低功耗能够延长电池的寿命,提高设备的续航能力,因此低功耗是当前电子信息系统追求的主要目标之一,也是研究难点之一。精密集成运算放大器是电子信息系统中非常重要的模块,广泛应用于信号检测、工业控制、武器装备、航空航天等领域。在确保低输入失调电压、低输入偏置电流等高精度性能的同时,兼顾低功耗和高增益是这类芯片研究的难点之一。 本文的研究目标是实现低功耗、高增益、低输入失调电压、低输入偏置电流的集成运算放大器。基于40 V双极型集成电路工艺进行设计和实验,通过对称性设计和齐纳修调实现低输入失调电路,采用输入晶体管的基极电流补偿技术实现低输入偏置电流,避免使用高成本的超β晶体管。论文的主要内容如下: 1、详细介绍了集成运算放大器的指标参数、分类、应用、发展历史等,深入阐述了集成运算放大器的失调、器件失配、以及失调优化和修调方法。 2、论文分析设计电路的关键技术难点,提出自己的设计方法以及对电路设计的仿真验证:偏置电路采用特殊结构设计,为整个电路提供稳定的、不受电源电压和温度影响的偏置电流;输入级采用全差分结构,并辅以齐纳修调技术,在规避系统失调的同时降低由工艺误差带来的随机失调,采用基极电流补偿电路来降低输入偏置电流的影响,并设计可修调的电阻,提高整体电路精度;增益级将双端信号转换成单端信号输出,采用两级增益结构实现高电压增益;输出级采用双缓冲结构,高等效输入阻抗有效避免了增益损失、低等效输出阻抗提高了驱动能力。整体电路采用环路补偿来提高系统稳定性。全工艺角下所有仿真结果均达标,仿真结果典型值表明:输入失调电压为3.21μV、输入失调电流为0.00794 n A、输入偏置电流为0.696 n A、电阻负载10 kΩ时的开环电压增益为141.33 dB、增益带宽积为727.8954 k Hz、单运放电源电流为611μA。 3、论文主介绍版图设计规则和步骤以及一些主要模块的版图设计,通过DRC和LVS验证后,提取版图寄生参数进行后仿真验证,再对比前后仿真结果对版图进行优化。经比较,后仿结果与前仿结果几乎相同。 4、进行流片测试并验证芯片功能完整性,对测试数据进行分析并明确修调目的以及后期可能的改版计划。任选三颗芯片进行测试,测试结果表明:未修调时,输入失调电压最大为109μV、输入偏置电流最大为0.57 n A、电阻负载10 kΩ时的开环电压增益最小为138.917dB、增益带宽积最小为649.745 k Hz,三颗芯片单运放电源电流均在670μA左右;测试结果除2 kΩ时的开环电压增益有点卡边,其余指标均达标。

关键词： Sigma-Delta调制器   低功耗   高精度   动态反相放大器   栅压自举开关  

摘要： 近年来,随着第五代蜂窝网络技术（5G）的飞速进步以及云计算的兴起,数字化已经成为时代趋势,而模数转换器（ADC）是将现实世界与数字世界相连接的关键部分,已成为不可或缺的接口模块。其中,Sigma-Delta ADC利用其独特的过采样和噪声整形技术,达到了更高的模数转换精度,在高品质数据音响系统、高精度传感器设备等需要高分辨率和低噪声信号采集及处理的领域中备受青睐。而Sigma-Delta调制器,作为Sigma-Delta ADC的核心组成部分,对于研究和设计低功耗且高精度Sigma-Delta ADC来说至关重要。 本文设计了一款低功耗且高精度的离散时间三阶一位单环CIFF结构Sigma-Delta调制器,其主要由三级开关电容积分器、前馈求和电路、一位量化器和一位反馈数模转换器（DAC）电路构成。本设计特别采用传统固定偏置的两级共源结构运放实现第一级积分器,以保证调制器精度;而采用动态反相放大器实现处于噪声整形环路中的第二、三级积分器,以降低调制器功耗。同时,本设计采用栅压自举开关实现第一级积分器中信号的采样,以提高信号采样的线性度与精度。此外,本设计还采用开关电容式前馈求和电路和动态比较器,以进一步减少调制器电路的总体功耗。 本文所设计的Sigma-Delta调制器基于中芯国际（SMIC）0.18μm CMOS工艺完成了电路及版图设计,版图面积为2215×940μm2。当电源电压为1.8V,采样频率fs为1.024MHz,信号带宽为2k Hz时,后仿结果显示本文所设计的调制器信噪失真比（SNDR）为109.4d B,有效位数（ENOB）为17.9bits,总功耗仅为297.9μW,实现了低功耗且高精度的设计目标。