关键词： CMOS   可重构带通滤波器   Q-enhanced负阻单元   压控振荡器  

摘要： 随着半导体工艺的进步,硅单片集成芯片制造成本不断降低,推动着基于硅基工艺的器件研究的不断进步。其中片上滤波器和压控振荡器（VCO）在通信系统中扮演着至关重要的角色,它们对系统的性能、效率和可靠性有着直接的影响。本文基于CMOS工艺,将Q-enhanced负阻单元分别应用于片上滤波器和压控振荡器的设计,并开展了深入研究。 1.低功耗、超窄带的Q-enhanced可重构滤波器研究。该滤波器整体采用差分结构,通过电容耦合的LC谐振器（LCC谐振器）实现超窄带宽,利用NMOS晶体管交叉耦合对的Q-enhanced负阻单元实现对谐振器损耗进行补偿,以提升谐振器的品质因数。LCC谐振器采用16 n H的大尺寸片上电感,并结合0.4 V低电源电压技术和衬底偏置技术来降低功耗。此外,应用改进的双变容二极管结构（DVI）以及负阻值和线性度分别可调的主副Q-enhanced负阻单元技术,优化了低功耗下的IP-1d B性能。最终,基于SMIC 55nm CMOS工艺,将有源电路和固定电容等元件集成于电感内部,实现了核心面积仅为0.43×0.43 mm2的高集成度的片上可重构带通滤波器,测试结果表明该滤波器可实现935-953 MHz的频率调节范围、180k Hz的超窄带宽,以及85μW的超低功耗,适用于窄带物联网等低功率系统。 2.宽调谐范围的双模双核的class-F类压控振荡器设计。该振荡器由两个结构相同的class-F类压控振荡器核组成,每个class-F类VCO内部通过NMOS晶体管交叉耦合对的Q-enhanced负阻单元提供负阻,实现振荡条件;除此之外,还包含一个由栅极电容阵列、漏极电容阵列和变压器构成的谐振器,该谐振器可以产生基本谐波和三次谐波,实现VCO的F类工作,从而实现低相位噪声。两个class-F振荡器核通过四个单刀双掷的开关进行切换和连接,使变压器的两个模式电感同时工作在奇模或偶模状态,切换不同的电感值,从而实现宽调谐范围。最终,基于TSMC 65 nm CMOS工艺,该压控振荡器实现了2.84-7.03 GHz的频率调节范围,1 MHz偏移处的相位噪声在-123.7～-114.0 d Bc/Hz之间,功耗仅为8.8-12.8 m W,芯片面积为0.8*1.235 mm2,Fo MT达到200.1-200.3 d Bc/Hz@1 MHz。

关键词： 水声应答器   值班电路   国产化电路   低功耗电路  

摘要： 水声应答器在水声定位领域发挥着重要的作用,应答器作为水下设备需要配合水面设备对水下目标进行导航定位,结束工作后,需要水声应答器休眠以节省电量,从而提高应答器的续航时间。水声应答器可以通过值班电路控制休眠和工作状态的切换,实现低功耗待机,低功耗往往需要国外嵌入式芯片参与才可以实现,使用国产元器件实现值班电路的设计依然成为提高水声应答器续航的重要研究方向。本文以水声定位系统为背景,基于水声应答器对国产化和低功耗的需求,设计一种控制水声应答器休眠和工作状态切换的国产化低功耗值班电路。本文主要研究内容如下: 首先,针对模拟值班电路唤醒方案和电路结构设计的问题,在经过对唤醒信号形式、信号解调方式、电路类型的对比后,确定了以2FSK信号为唤醒信号的唤醒方案以及低噪声、低功耗、国产化的电路设计指标,并对电路元器件进行性能分析及国产品牌选型。通过对各类模拟电路的工作原理和优缺点对比,选择运算放大电路作为信号放大电路、8阶切比雪夫滤波器作为滤波电路、三极管检波电路作为解调电路、电压比较器加缓冲器作为信号整形电路、555定时器作为单稳态电路、计数器加数值比较器作为频率检测电路、T触发器加继电器作为电源控制电路等。 其次,通过在Multisim和Matlab软件上仿真测试,验证模拟接收电路和数字计数电路能够达到设计指标要求,并进行电路整体功耗的测试。模拟值班电路主要测试内容为放大电路放大增益、滤波电路-3d B带宽、解调输出和信号整形功能;数字计数电路主要测试内容为频率检测及逻辑判断功能、继电器控制大功率电路供电功能、电路功耗,测试结果表明值班电路符合国产化低功耗值班电路的设计指标,可以进行下一步的电路PCB设计以及电路板焊接测试。 最后,完成在Altium Designer软件上设计出模拟值班电路的PCB电路板,将国产元器件焊接在电路板上并在水池中验证值班电路能够达到设计指标要求。测试结果表明,值班电路能够实现控制水声应答器休眠和工作状态切换的功能,元器件全部实现国产化,最小检测声源级为112d B,等效输入噪声为18.9u V,待机功耗为31.3m W,工作功耗为34.4m W,使用24V供电的60Ah电池时,应答器理论待机时长约为1700天,各项参数符合设计指标。

关键词： 模拟-数字转换器   噪声整形逐次逼近模数转换器   反馈式失配误差整形   带隙基准源   Single-Trim  

摘要： 随着信息时代来临,人们生活的方方面面都有模拟-数字转换器(ADC,Analogto-Digital Converter)的影子。其中,电池管理系统中的直流电压测量ADC的需求量不断增加。直流电压测量ADC可以检测电池的工作状态,方便电池管理系统(Battery Management System,BMS)对设备的状态进行诊断和控制。如何在有限的功耗下尽可能地提升直流电压测量ADC的精度是一个重要的发展方向。 噪声整形SAR ADC作为如今低功耗高精度ADC的主流结构,兼具了SAR ADC结构简单,功耗低以及Sigma-Delta ADC高精度的优点,是一种出色的混合型架构ADC。本文在设计了一款一阶噪声整形SAR ADC,其SAR量化器采用了根据设计要求特殊改进一阶反馈式失配误差整形技术,大大降低了量化器的非线性。此外,为ADC提供基准电压的带隙基准源也使用了特别的低噪声设计,使得基准源可以在有限的功耗下实现低噪声。本次设计采用180nm BCD工艺,在电源电压为2.25～5 V,输入差分电压-0.1V～+0.1V,转换率为4Hz的情况下实现了超过16-bit的有效位数(后仿真结果)。ADC功耗以电流计算约为6.25μA,带隙基准经过Single-Trim后可以实现小于10ppm/℃的温度系数,功耗以电流计算约为31.82μA。

关键词： LIGBT   关断损耗   导通电压   短路能力   自适应调控技术  

摘要： 绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor,IGBT）作为自动控制和功率变换的核心部件,具有驱动电路简单、导通电压低及通态电流大等优点。而横向IGBT（Lateral IGBT,LIGBT）因其易集成的特性,常应用于单片集成功率芯片中。得益于漂移区电导调制效应,LIGBT的导通压降(On-state voltage drop,Von)远低于金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field Effect Transistor,MOSFET）,但在关断过程中存储在漂移区中过剩载流子会产生较大的拖尾电流使得器件关断损耗(Turn-off loss,Eoff)较大;因此,如何使LIGBT具有好的Von-Eoff折中关系是目前研究热点。此外,在实际应用场景下,当器件发生短路时,保护电路的工作需要一定的反应时间以防止器件损坏,因此抗短路时间(tsc)是衡量器件可靠性的关键参数。为此,本文提出了两种高速、低损耗LIGBT器件。 1.提出了一种集成续流二极管控制的自适应栅LIGBT器件（SPD LIGBT）,其特征是:在阳极端引入自适应阳极PMOS结构,且该PMOS结构的栅极由集成续流二极管i FWD控制,PMOS结构的右侧集成有浮空电极FOC。正向导通时,PMOS沟道关闭,消除了电压折回效应（Snapback-effect）,并且维持了阳极端空穴注入效率以实现低的导通压降;关断过程中,PMOS沟道自适应开启,空穴电流通过PMOS与漂移区内电子在浮空电极FOC内复合,同时使得阳极P+与N-buffer几乎等电位短接,进而抑制阳极P+继续向漂移区注入空穴,二者共同加速器件关断以降低关断损耗;正向阻断时,PMOS保持开启状态,不能使阳极P+/N-buffer结开启,因此实现了类MOS击穿;在反向恢复过程中,得益于二极管端P-layer层对漂移区向下辅助耗尽,SPD LIGBT具有短反向恢复时间trr和低反向恢复损耗Qrr。仿真结果表明,相比于SSA和STA LIGBT,SPD LIGBT在相同Von下,Eoff分别降低了79%和68%;在相同Eoff下,新结构的Von分别降低了21%和15%。此外,新结构对比常规LIGBT（***）,击穿电压（Break-down Voltage,BV）提高了9.5%,对比常规二极管和SSA LIGBT,Qrr分别下降了7.3%和48.1%。 另外,在SPD LIGBT的基础上,将阳极PMOS改为由阳极P+/N-buffer/P-well组成的PNP晶体管构成衍生结构,即集成续流二极管控制阳极PNP的LIGBT器件（PD LIGBT）。该结构创新机理为:在正向导通时,PNP晶体管关闭,阳极P+维持对漂移区的空穴注入效率;在关断过程中,PNP晶体管自适应开启,使得阳极P+注入的空穴电流分流到PNP晶体管后从二极管端流出,降低了阳极P+对漂移区的空穴注入效率,加速器件关断。仿真结果表明,相比于STA LIGBT,新结构的关断时间缩短了80.4%,Eoff降低了70%。 2.提出了一种阴极集成双PMOS结构的LIGBT器件（IPD LIGBT）。该结构特征为:在LIGBT阴极侧集成两个PMOS结构,分别为MOS1和MOS2。其中MOS1的栅极由漂移区上方浮空电极FP自适应控制,MOS2的栅极由外接信号源控制。利用双PMOS自适应调控LIGBT阴极P+/N+区电位VP/VN。正向导通时,MOS1自适应开启而MOS2关闭,使得VN被钳位到0V,VP升随阳极电压VAK升高而增大,直至阴极P-well/N+结开启,漂移区电导调制增强,减小导通压降;关断过程中,MOS2提前开启以抽取漂移区内的空穴,同时随着阳极电压VAK的上升MOS1沟道逐渐耗尽,VN升高以抑制阴极电子注入效率,进一步加速器件关断,降低了Eoff;在饱和/短路工作状态下,随着阳极电压上升,MOS1沟道逐渐耗尽,阴极电子注入效率降低,电导调制减弱,实现了低的饱和电流和强的抗短路能力。仿真结果表明,与常规LIGBT相比,在相同阳极P+浓度下,IDP LIGBT的短路时间延长了351%;与MR LIGBT相比,IDP LIGBT在相同Von下,Eoff下降了55%,在相同Eoff下,Von降低了13%。

关键词： 发电传感一体化   摩擦纳米发电机   无线体域网   低功耗   健康监测  

摘要： 物联网作为当前第三次信息化浪潮的代表技术,将在未来产生广泛的影响。作为物联网组成部分的无线体域网,是由人体周边配置的各种传感器构筑的近距离无线网络,在个人健康实时监测方面广泛应用,具有良好产业化前景。然而其功耗和供能方式的不匹配提升了维护成本,降低了用户体验,限制了其发展。面对上述问题,基于人体运动能收集的原位供电技术是一个有前景的解决方案。摩擦纳米发电机（Triboelectric Nanogenerator,TENG）因其在低频随机机械能-电能转化效率方面的独特优势,成为人体运动能收集的重要手段。而且,从人体运动中收集到的能量都携带有丰富的运动状态信息,在收集能量的同时解耦出与之对应的电信号,可实现发电传感一体化,构建更加廉价的无线体域网监测系统。 鉴于此,本文围绕基于微纳能源的自供电系统构建展开研究,设计并优化了可穿戴人体运动能-太阳能复合纳米发电机,结合能量管理电路和信号解耦电路实现发电传感一体化,并在功耗、数据处理算法等方面进行了优化,构建了自供电无线体域网,探索了其在人体姿态判断和健康监测的应用。主要研究内容如下: 在第一个工作中,我们设计了基于太阳能和人体运动能收集的复合纳米发电机,结合高效能量管理电路和低功耗信号解耦电路,在收集能量的同时有效采集运动信息,实现了一种发电传感一体化器件,多节点互联构筑了自供电智能健康监测体域网络。首先,根据人体运动特点,设计了弧形结构的TENG,可以产生约425 V的开路电压和30.8μA的短路电流和0.072 W/m2的输出功率密度;并在其表面贴附柔性太阳能电池构建可穿戴复合纳米发电机。其可以与衣物融为一体,舒适度良好。设计了三阶能量管理电路,在实现单周期最大能量输出循环的同时降低了TENG的输出阻抗,可与太阳能电池共同输入到低功耗稳压芯片,实现能量的有效存储。设计了信号解耦电路,利用优化的开关控制策略,在确保能量收集前提下的实现了运动信号的有效提取。利用低功耗微控制器结合通信模块设计了两种发电传感一体化节点:其一利用低功耗蓝牙技术实现运动信息的发送;其二结合窄带物联网技术将必要的数据信息进行广域网传输。以第二类节点为主节点,第一类节点为从节点,实现了一主多从、多点无线协同的分布方式部署,构建了完全自供电无线体域网。为验证系统功能,将上述系统部署于人体,对人体运动状态远程监测,可识别慢走、快跑和爬行等动作,并在跌倒、长时间静止状态下实现了远程报警,展现出系统良好的性能。综上,本文以发电传感器件结合低功耗电路形成闭环系统,采用开源与节流并重的方式,合理设置工作状态,实现了发电传感一体化,构建了无电池无线体域网,该方案对于低成本人体健康监测有一定的参考意义。 为了进一步提升器件的舒适性,在第二个工作中,我们通过基于线型TENG的设计,结合低功耗电路构建了全柔性可穿戴健康监测节点,利用智能算法实现了人体运动姿态的识别。首先,利用柔性金属丝和软硅胶设计了一种单电极式线型TENG。随后,将多条线型TENG以S型编织在弹性织物的两侧,制成了大面积、可拉伸的能量收集织物,用以收集人体运动能。采用聚氨酯模拟人体皮肤,与能量收集织物接触分离,器件开路电压和短路电流最高分别可达300 V和12μA,展示了其良好的人体运动能的收集能力。在此基础上,通过电路器件和参数优化,降低了系统功耗,实现了全柔性自供电传感节点。最后,结合一维卷积神经网络算法实现了人体运动姿态的识别。该工作为全柔性纳米发电机的设计和应用探索了可参考性的策略,在可穿戴和生物医学方面有一定的应用潜力。

关键词： 流水线ADC   低功耗   电荷转移型MDAC   高增益跨导运算放大器  

摘要： 在数字化时代的背景下,DSP(数字信号处理器)芯片在工业智能控制领域得到广泛应用,在智能系统快速响应与高效处理过程中扮演着关键的角色。ADC(模数转换器)模块是DSP芯片负责物理信号到数字信号的核心电路,其速度和精度是决定系统性能的基础参量。为保证DSP芯片能够实现精准信号处理,ADC需具备较高的采样速度、精度和优异的动态性能。因此,发展具有广泛适应性的多用途的高精度高速ADC IP具有十分重要的意义。 本文基于上海宏力GSMC 0.18 μm BCD工艺,设计了一款12位具有前端采样保持电路结构的12.5 MSps流水线ADC IP。该ADC由前端采样保持电路、4级流水线、时钟产生电路和数字校准电路等模块组成。根据设计指标,首先利用MATLAB Simulink进行电路总体架构设计,分析了各模块非理想误差源干扰情况,采用FFT算法研究了电路的动态性能,验证了结构的可行性。在前端采样保持电路模块中,采用电荷转移型电路结构,实现了物理通道输入端0～3 V的模拟信号采样区间。并引入了 MOS管虚拟开关减少了电荷注入效应,结合电容底极板采样技术优化采样时序,降低了开关电路的采样误差。当输入信号处于奈奎斯特频率范围内时,采样保持电路输出的有效位数达到13.5 bit以上。 在流水线ADC中的4级子流水线模块中,前三级流水线精度设计为4 bit,最后一级采用3 bit Flash结构,其中后三级流水线每一级均具有1 bit冗余位,并通过级间增益减半技术降低了动态比较器精度要求。同时在第一级流水线电路中,采用两级全差分套筒式共源共栅运算放大器,并结合Cascode频率补偿技术,运放增益达到107.9 dB,单位增益带宽达365 MHz,功耗为7.56 mW,并在后三级采用了电容缩减技术及MOS管尺寸逐级递减技术降低进一步降低了系统的功耗。在时钟电路模块采用反相器链和逻辑门产生两相非交叠时钟,控制整个系统的交替工作,并加入消零时序信号,消除了 MDAC中记忆电荷的影响。数字校准电路采样冗余位错位相加法实现了 4级流水线模数转换结果的校准输出,经延时对准电路移位累加后得到最终12位二进制输出码。 本文基于Cadence Virtuoso平台完成电路设计和仿真验证,流水线ADC核心版图面积为1.42 mm2。仿真结果显示,在输入信号频率为0.122 MHz,摆幅2.6 V,电源电压3.3 V的条件下,全工艺角ENOB均能达到11 bit以上,在TT下,SFDR达到 83.34 dBc,SNR 达到 72.42 dB,THD 为-82.07 dB,系统功耗为 48.8 mW。所以,本文ADC具有良好的潜在性能,可以适应DSP芯片的多种应用需求,具有重要的现实意义。