关键词： 热电偶传感器   无线传感器节点   低功耗   WSNs   休眠策略   星型拓扑   GD32E230   Si24R1  

摘要： 针对飞行器内部线缆复杂度高、布线困难的问题,提出采用无线通信模式来提高传感器部署的灵活性,减少线缆运输和安装成本;为了最大程度地延长无线传感器节点的使用寿命,对热电偶无线传感器进行了节点低功耗优化设计;硬件方面,基于DPM机制设计了能量分块管理模型,核心处理器采用国产低功耗芯片GD32E230C8T6;软件方面,提出了一种基于星型拓扑结构无线传感器网络的低功耗策略,并基于此策略给出节点剩余能量数学表达式;实验结果表明,此节点处于停机储运状态下的电流低于1μA,待机模式下的电流低于23 mA,证实了所设计的热电偶无线传感器具有低功耗、稳定的特点,能有效延长节点寿命。

关键词： snapback效应   多晶硅电阻   关断损耗(Eoff)   导通压降(Von)   阳极槽  

摘要： LIGBT（Lateral Insulated Gate Bipolar Transistor）既具备低导通损耗、高输入阻抗等优点,也易于在芯片中集成。得益于电导调制效应,LIGBT具有低导通压降,但也因漂移区存储的大量载流子造成关断损耗较大。为了解决此问题,在不引入snapback现象的前提下优化LIGBT的V-E折中关系,本文提出了两种新LIGBT结构。1.提出一种无snapback效应的具有场板电阻的新型SOI LIGBT并进行了实验研究。场板电阻（Field Plate Resistances,FPR）结构由阳极侧场氧化层上分的多个多晶硅电阻组成,该设计与平面多晶硅栅工艺兼容。FPR的两侧分别与P+阳极和N+阳极相连,此时,FPR不仅有效地增加了阳极分布电阻,消除了导通状态下的snapback效应,而且在关断过程中提供了电子抽取路径,加速了器件关断,降低了关断损耗(E)。实验测试表明,制备的FPR SOI LIGBT的耐压为439V。与传统SOI LIGBT相比,在仅增加了7%的V的条件下,降低了36%的E。因此,所提出的FPR SOI LIGBT可以实现良好的V-E折中关系。2.提出并研究了一种具有U形沟槽阳极（U-shape trench anode,UTA）的新型SOI LIGBT。UTA区由P+阳极、N+阳极和U型P区组成,N+阳极通过低掺杂N-区连接到N缓冲层。在导通状态下阳极电压（V）较低,N区被U型P区耗尽,从而增加了阳极分布电阻,抑制了snapback效应。在关断过程中,V持续上升,耗尽的N区转变为中性区,形成一条额外的电子抽取路径,从而降低了E。因此,UTA LIGBT能获得更好的V-E折中关系。在阻断状态下,UTA LIGBT表现为类MOS击穿模式,而不是开基区PNP的双极击穿模式。与分离短路阳极（Separated Shorted Anode,SSA）LIGBT相比,在同为100A/cm电流密度时,UTA LIGBT在相同V下的E降低了71.6%,在相同E下V降低了23.1%。

关键词： 低压差线性稳压器   电荷泵型稳压器   高环路稳定性   带隙基准   低压   低功耗  

摘要： 随着近些年通信、消费电子、医疗设备以及汽车电子等领域对芯片需求的不断增长,集成电路行业获得了宝贵的发展机遇。电源作为电子产品的“心脏”,是实现电路功能必不可少的一部分,然而实际的电源上往往存在诸多扰动。为了减小电源上的波动对电子产品性能的影响,电源管理模块被广泛地应用于各种集成电路当中。而电源抑制(Power Supply Rejection,PSR)、噪声、瞬态响应速度和效率等是评价电源模块性能优劣的关键性指标。其中,低压差线性稳压器(Low Dropout Regulator,LDO)由于具有结构简单、成本低、对电源纹波的抑制能力强等优点,被普遍应用于各种对噪声敏感的电路系统中。基准电压源具有对工艺、电压、温度(Process,Voltage,Temperature,PVT)变化不敏感的特点,因此在各种数字、模拟以及混合信号电路中得到了广泛的应用,为电路提供稳定的基准电压或产生偏置电流。本文基于7nm FinFET(FinField-Effect Transistor)工艺,完成了2个电路模块的设计。首先,设计了一款工作电压为1.1V、输出电压范围为0.85(25)1.05V的带电荷泵的NMOS型LDO为目标片上系统(System-on-Chip,SoC)的各模块供电。为了解决NMOS型LDO高跌落电压的问题,设计了一款电荷泵型稳压器来驱动NMOS型LDO的误差放大器。所设计的LDO具有高环路稳定性,针对不同的目标负载,可通过灵活调整LDO功率管的尺寸来满足负载对电流的需求。其次,设计了一款无曲率补偿的低压带隙基准(Bandgap Reference,BGR)。该设计采用电荷泵、开关电容网络和亚阈值区MOS管相结合的方式实现了低压、低功耗设计。其最低工作电压仅为0.5V,功耗约为150nW。此外,本设计通过提高开关的采样频率来减小开关的漏电,从而在未引入曲率补偿的前提下,该BGR可于-40(25)125℃的宽温度范围内正常工作,其温度系数约为22.9ppm℃。

关键词： 无线神经信号采集   低功耗   多通道   无电池   8字天线  

摘要： 随着人们对大脑的探索不断深入,神经信号采集技术广泛应用于脑机接口、脑科学研究、医疗等领域。然而,传统的有线神经信号采集系统会限制动物的自由活动,线缆的拉扯会造成组织损伤,并影响采集数据的精度。为了解决这些问题,实现神经信号采集系统低功耗、小型化、多通道,本文设计了三款无线神经信号采集芯片系统,并在通用CMOS工艺下进行流片和测试验证。论文主要的工作和创新点如下: 1.基于抗回踢噪声SAR ADC的无线8通道神经信号采集头戴系统。该系统旨在监测自由活动状态下动物的神经信号,具有低功耗、小型化等特点。为了减轻头戴系统中电池的体积和重量,需要降低信号采集电路的功耗,特别是ADC的功耗。然而,现有的减小回踢噪声的电路消耗较大功耗和芯片面积。因此,本项工作提出了一种低功耗的抗回踢噪声技术,应用于SAR ADC的设计中,并在8通道神经信号采集芯片中量化采集的信号。该芯片在65-nm CMOS工艺下流片验证,测试结果表明,基于抗回踢噪声的SAR ADC实现了9.73 bits有效位,并且在10块芯片上测得ADC的SNDR变化小于1 d B。此外,ADC功耗降至315 n W,仅占整个芯片功耗的0.13%。为了实现神经信号的无线传输,该芯片结合BLE芯片和PCB天线实现了一款5.3 g（包含电池）的无线神经信号采集头戴系统,通过手机就可以实时监测自由活动动物的神经信号。该系统在一只患有帕金森病的雄性Sprague-Dawley大鼠脑部进行的动物实验,采集到的信号与基于有线连接的商用设备采集的信号具有很好的一致性,验证了该系统的可靠性和有效性。 2.基于8字重叠天线的无线无电池神经信号采集片上系统。该系统旨在实现神经信号采集片上系统的无线和小型化,同时扩展无线供电和无线通信距离,以用于深部脑区域的神经信号采集。前一项工作中采用纽扣电池为8通道的无线神经信号采集系统供电,由于电池是系统小型化的瓶颈,因此本项工作采用电感耦合无线供电来消除电池、减小系统尺寸。然而,通过毫米级天线实现厘米级通信距离是具有挑战性的。因此,本项工作提出一种重叠的8字天线结构减小了系统体积,并抑制了无线供电能量对无线通信的干扰,延长了系统在无线无电池情况下的通信距离。该技术用于神经信号采集芯片的设计中,并在65-nm CMOS工艺下流片验证。芯片测试结果表明,与国际上现有同类型芯片相比,该芯片以全无线、无电池方式实现了更远的通信距离（3 cm）,更低的发射机能量效率（140 p J/bit）,并将无线无电池通信距离与植入物天线和阅读器天线尺寸的比值(d/（L1+L2）)提升至1.05。在动物实验中,该系统成功以无线无电池方式采集大鼠的神经信号,并与基于有线连接的商用设备采集的信号具有很好的一致性。 3.基于8字重叠天线的无线无电池72通道神经信号采集片上系统。在一些神经科学研究中,需要同时采集多个通道的神经信号,但多通道系统的面积和功耗往往成为制约通道数扩展的主要因素。为了进一步减小前两项工作中信号采集和通信的面积和功耗问题,本项工作提出了一些解决方案。首先,采用正交编码和采样技术,实现了4个信号采集通道共用一个ADC,有效降低了系统的面积和功耗。其次,使用定制电容提高电容型DAC的密度,将系统中单通道的总平均面积减小到0.06 mm2。最后,为了解决通道数增加带来的发射机功耗线性增长的问题,本项工作提出了基于8字天线的反向散射技术,使系统在连续稳定的供电下,以1.5μW的功耗实现18 Mb/s的无线通信。该片上系统在65-nm CMOS工艺下流片验证,芯片测试结果表明,该系统可以实现72通道信号的同时采集和通信,单通道的总平均功耗降低到10.32μW。

关键词： 低功耗多层AHB总线   UVM验证方法学   片上系统   并行通信  

摘要： 片上系统（System on Chip,So C）是指将系统关键部件集成在一块芯片上,以实现完整系统功能的芯片电路。采用该方式可以减少体积,降低功耗和成本,并提高系统的可靠性和稳定性。So C作为电子系统的核心器件,在国防科工、消费电子、物联网等领域发挥了重要作用。在So C中,总线是数据交换的通道,其性能直接影响到整个系统的效率和功耗。因此,设计高性能、低功耗的总线架构是So C设计中的一个重要课题。高级高性能总线（Advanced High-performance Bus,AHB）是ARM公司提出的面向So C设计的开放标准总线协议,主要用于连接高速、高带宽的系统模块,然而随着So C中主机和从机数量的增加,单层AHB总线架构存在以下问题:（1）不支持多个主机和多个从机之间的并行通信,无法满足系统对带宽和延迟的要求。（2）总线内部模块的代码逻辑不够完善,没有考虑总线内部未工作模块的动态功耗,导致总线整体功耗高。（3）总线仲裁算法缺乏灵活性和可扩展性,不能根据用户需求进行选择。针对以上存在的问题,本论文基于实习公司自主研发的电机芯片项目的工程应用需求,在单层AHB总线架构的基础上,设计了一种多层AHB总线,可实现低面积开销、低功耗,并支持多主多从并行通信。该设计的内部模块包括AHB总线顶层模块、输入保持模块、译码器模块、仲裁器模块、低功耗模块和输出模块。同时,本文设计的总线与单层AHB总线相比,作出了以下几方面的改进:（1）提高总线的并行通信能力:使用多个子总线组成总线顶层模块,通过层级结构提高系统的可扩展性和灵活性,实现了多主机和多从机的并行通信。（2）减小总线面积开销的同时降低总线的动态功耗:在总线内部的各个模块中优化了代码的逻辑,并在输入保持模块中采用新型的边界判定方法,减少了总线的面积开销;在总线顶层加入门控时钟的低功耗模块,当总线内部模块未工作时,时钟不翻转,降低了总线的动态功耗。（3）提高总线仲裁算法的灵活性和可扩展性:在总线仲裁器模块中设计了自适应仲裁算法,同时采用两级优先级仲裁（第一级为固定优先级仲裁,第二级为轮询优先级仲裁）,并添加了超时机制,防止主机长期占用总线却未传输数据的情况发生。针对以上设计,本文分别搭建了模块级和系统级验证平台,对总线进行了模块级验证和基于通用验证方法学（Universal Verification Methodology,UVM）的系统级验证,并收集验证的代码和功能覆盖率,以确保验证工作的完备性。由功能仿真结果可知,本文设计的AHB总线不仅能实现单层AHB总线的基本传输功能,还能实现并行通信,低功耗设计和自适应仲裁算法等功能,与设计预期相符。最后,本文对改良前后AHB总线的功能和性能指标进行分析,在保证两者都能实现ARM公司提出的协议标准这一前提下,通过Design Compiler综合工具,在台积电t12ffc工艺标准单元库下使用相同的约束（包括相同的时钟频率、输入输出延时和时钟周期不确定度）,分别对改良前后的AHB总线进行综合。得到改良前AHB总线IP的总面积为1517.764625μm,动态功耗为113.6975μW,改良后的低功耗多层AHB总线的总面积为1018.552331μm,动态功耗为75.6438μW,由分析面积和功耗报告可知,本文设计的低功耗多层AHB总线具有面积开销更小、功耗更低等优势。

关键词： 反相器   肖特基势垒   低功耗  

摘要： 随着人工智能、物联网、5G等新兴技术的广泛应用,高集成低功耗的集成电路技术成为了半导体行业的发展目标。CMOS反相器是几乎所有数字集成电路设计的核心,它具有较大的噪声容限、极高的输入电阻、极低的静态功耗以及对噪声和干扰不敏感等优点,因此广泛应用于数字集成电路中。普通CMOS反相器电路由两个互补的增强型MOS场效应晶体管组成,随着集成技术进入亚10纳米尺寸,单个晶体管尺寸的缩减受工艺条件的限制趋于极限,因此降低集成电路功能模块的复杂度,减少集成电路功能模块的晶体管数量,是在摩尔定律趋于极限后,维持集成电路集成度进一步提升的有效途径之一。因此本文首先提出了一种高集成中央双向肖特基结型单管反相器,对比当前的CMOS反相器技术,只需要一个晶体管即可实现反相器的基本功能,在同等工艺尺寸下,进一步提升了反相器的集成度。而后,在此基础上,为了减小器件的工艺复杂度,降低生产成本,提出基于高中低肖特基势垒无掺杂单管反相器,其同样只需要一个晶体管,且不需要掺杂,只依靠金属与半导体接触的性质就可以实现反相器的基本功能。两种反相器在结构上均采用了中央双向肖特基结的设计,有助于有效隔离源漏两侧半导体内载流子互通,避免了隧道电流导致的泄漏电流的产生,有效降低了反相器的功耗。本课题通过Silvaco TCAD软件实现对所提出器件的模拟仿真与分析研究。通过Dev Edit3D实现对器件三维结构的编辑,在Deck Build中调用器件结构,利用Atlas仿真语句模拟仿真其电学特性,最后经可视化工具Tonyplot显示。在Tonyplot中对图像进行测量、截线以及叠加分析仿真结果。改变有影响的器件结构和工艺参数,通过分析比较得出一组较优的参数,从而得到器件的最优结构,使器件实现优异的电学性能。

关键词： 时序数据   时序数据库   传感器   多线程   开放通道固态盘  

摘要： 在工业物联网场景中,由各种类型的传感器设备产生的时序数据量呈爆炸式增长,如何对这类时序数据进行高效的存储与管理便成了一个需要解决的关键问题。对这类时序数据的存储与管理通常采用时序数据库,但现有的时序数据库还有所不足,一方面,未充分考虑到工业物联网中时序数据结构化、数据量平稳且可预测等特点;另一方面,依赖传统硬件的时序数据处理在性能局限上越来越明显,需要新型硬件突破这些限制,满足物联网等应用需求。因此,本文基于时序数据的特点以及新硬件开放通道固态盘(Open-Channel SSD,OCSSD)的特性,在真实开放通道固态盘上设计并实现了一套时序数据存储与检索系统。针对现有时序数据库在存储和管理时序数据时,未充分考虑到时序数据的特点这一问题,提出了一种面向多源时序数据的存储与检索方法。并针对当前搭建在开放通道固态盘上的存储系统大多基于模拟平台实现这一现象,基于所提方法在真实开放通道固态盘上搭建了一套面向工业物联网的时序数据存储与检索系统OC-TS,并为该系统设计了冗余消除及缓存策略、空间管理策略和时序数据检索策略。最后,与时序数据库TDengine进行了对比测试与分析,实验结果表明OC-TS的写入速度相比TDengine最高能提升8.5倍,查询速度相比于TDengine最高能提升1.5倍。读写时在面对传感器数量变化的情况下,OC-TS始终保持着稳定的性能。为了使搭建在开放通道固态盘上的系统在多线程多传感器情况下,保持更加稳定的性能,进一步提出了多通道空间管理策略和多通道环形缓冲区策略。结合开放通道固态盘的特性,在主机端分配物理空间时将传感器数据分布在不同通道,减轻开放通道固态盘在进行有效页迁移时对性能的影响,充分利用多通道的并行性。其次,在开放通道固态盘的块设备驱动中,将单个环形缓冲区划分为多个环形缓冲区,划分的个数与通道数保持一致,并为每个缓冲区分配一个回写线程,减少了多个传感器数据写入环形缓冲区时等待空闲空间的时间。最后,搭建多通道时序数据存储与检索系统MCTS,并与OC-TS和时序数据库TDengine进行了对比测试与分析,实验结果表明多线程多传感器情况下,MC-TS与OC-TS相比,数据的写入性能提升了23.2%,跟TDengine相比,数据的写入性能提升了4.3倍,在多线程写的情况下,保持着更加稳定的状态。

关键词： 压控振荡器   相位噪声   低功耗   倍频器   有源电感   宽调谐范围  

摘要： 压控振荡器(Voltage Controlled Oscillator,VCO)是一种具有通过改变输入电压信号从而改变本振信号频率大小的功能电路。其在射频通信电路中具有重要的作用,如在锁相环系统中VCO是其关键的一部分为锁相环提供实际的输出信号;在收发机系统中为其提供稳定的载波信号。所以对于压控振荡器相位噪声(Phase Noise,PN)、频率调谐范围(Frequency Tuning Range,TR)、功耗等性能的研究具有重要的意义和价值。文章一开始主要阐述了VCO的一些基本理论,分析了振荡器的性能指标并对其中的相位噪声进行了详细分析,并简要概括了常用的无源器件。本论文针对VCO的相位噪声和频率调谐范围性能进行了一系列的相关建模与仿真,还设计与仿真了一系列的电感电容型压控振荡器(LC-VCO)电路。首先,针对压控振荡器的相位噪声以及振荡器在双频段的应用,提出了一种双耦合跨导增强型的电感电容压控振荡器电路;其次,针对压控振荡器的频率调谐范围提出了一种利用回转器实现有源电感的方案,通过改变有源电感的感值以及可变电容的电容值,实现粗调与细调从而获得宽频率调谐范围。针对压控振荡器的相位噪声性能,提出了一种基于130nm CMOS的低相噪、低功耗的压控振荡器。采用互补型交叉耦合对提供负阻,并采用电容分裂技术和阻抗匹配,解决了对于高频段来说高损耗高相位噪声的问题,同时还利用Push-Push倍频器实现了双频段的应用,分别可应用于Ku和Ka波段。1.2V电源电压下,VCO的功耗仅为2.5m W。在低频段偏移1MHz时的相位噪声是-115.3d Bc/Hz,偏移10MHz时的相位噪声为-134.8d Bc/Hz。在高频段偏移1MHz时的相位噪声是-109.67d Bc/Hz,偏移10MHz时的相位噪声为-129.23d Bc/Hz。针对压控振荡器的频率调谐范围,用回转器实现有源电感来代替传统的螺旋电感,提出了一种基于130nm CMOS的宽频域压控振荡器。设计高品质因数的电感以及感值可以调谐的电感来实现宽频率调谐范围的性能,同时电路整体的功耗也得到了优化。可以通过改变输入的电压信号,来改变有源电感的电感值以及可变电容的电容值,让频率能够有更宽的工作范围,使得压控振荡器具备良好的频率调谐能力。频率覆盖范围为740MHz～1.82GHz之间,频率调谐范围约等于86%,振荡器在1MHz频偏处的相位噪声为-100.7d Bc/Hz,电路的整体功耗为34.2m W。

关键词： 龙芯处理器   环境监测设备  

摘要： 现阶段，城市环境污染表现出排放源多样、环境动力因素复杂、传播速度快等特点，由于缺乏有效手段对污染源进行快速准确的定位，区域大气污染的防治效率难以有效提升。这就需要相关部门加大无人机、无人船、移动机器人等移动式环境监测设备的研发力度，以加快实现精准实时的微尺度快速环境监测。本文中，笔者基于大气、水质、核辐射、危化品等多种场景的环境监测需求，自主研发了基于龙芯嵌入式处理器的移动式环境监测系列设备。此类设备能够挂载接入不同场景的传感器，并且具备对环境监测数据的本地处理、存储及回传功能，能够增强地方环保部门的应急监测和快速响应能力。

关键词： 碳纳米管薄膜晶体管   光电突触晶体管   神经形态电子   柔性印刷电子   增强型器件   超低功耗CMOS反相器  

摘要： 单壁碳纳米管（SWCNT）是后摩尔时代极具颠覆性的半导体材料,单壁碳纳米管薄膜晶体管（SWCNT TFT）作为重要的电子元器件,具有卓越的电学性能以及优异的可靠性和稳定性,与柔性电子、硅基电子和互补金属氧化物半导体（CMOS）技术可实现良好兼容,能够对信息进行同步地传递和处理。SWCNT TFT已在生化传感、集成电路、柔性印刷电子、可穿戴电子等诸多领域中发挥举足轻重的作用,并有望应用在基于非冯诺依曼架构的高效低能耗人工智能芯片和智能仿生感觉系统中从而在物理硬件层面上突破存算分离带来的发展障碍。视觉系统在人类与外界交互中发挥中心作用,生物突触是其最基本的功能单元并能够对动作电位信息进行传递和处理。因此,模拟生物视觉感知以研发非冯诺依曼式仿生视觉系统至关重要,构筑能够对光信息感知、处理和记忆的人工突触器件以及能够实现恒定探测信号向脉冲电信号转换的CMOS处理电路是实现上述目标的关键环节。尽管SWCNT TFTs在仿生视觉领域中极具发展前景,但同时也面临着一些挑战。由于半导体型单壁碳纳米管（sc-SWCNT）本身对光不敏感,关于如何构建与硅基电子兼容的高性能和多模态输入/输出的SWCNT光电人工突触、如何探明多种信号的协同作用机制、如何获得生物相容性更佳的柔性SWCNT光电突触晶体管等方面仍在探索之中。此外由于SWCNT TFT易受空气中水氧影响表现为p型耗尽的电学特性,如何构筑与碳基突触电子器件兼容性的增强型低功耗SWCNT CMOS器件和电路也是目前该领域研究的热点和难点。针对以上问题,本论文开发了基于硅衬底和柔性衬底的SWCNT光电突触晶体管,探究了光电信号的协同作用和复杂突触功能的模拟,阐明了光电突触塑性的产生机理,同时构建了具有超低功耗的SWCNT CMOS反相器。本文主要研究内容和研究成果总结如下:（1）使用具有光栅效应的轻掺杂硅作为底部栅极制备得到了结构简单并能实现光电双控的单一栅印刷SWCNT突触器件。基于p型轻掺杂和n型轻掺杂的SWCNT TFT在光照条件下分别实现正向和负向光响应,同时光/电脉冲序列刺激下器件的源漏电流不断累加,因此模拟了包括低通滤波和非易失性记忆性能在内的几种重要突触行为。探明了光电突触塑性的产生机理为光照下轻掺杂硅基底（p型/n型）中存在的光栅效应引起了栅源电压变化（减小/增加）从而进一步影响源漏电流值、以及sc-SWCNT有源层和高介电常数（k）氧化物介电层表界面处存在陷阱态从而使得电荷载流子能够被存储在器件沟道中。最终该单一栅SWCNT光电人工突触中成功通过光电信号耦合作用模拟出兴奋、抑制和逻辑操作等功能。（2）引入光敏材料以改善基于硅衬底的SWCNT突触晶体管的光电响应能力并实现多模态的输入和输出。通过在基于轻掺杂硅底栅的SWCNT突触晶体管顶部旋涂无铅钙钛矿CsBiI能够数十倍地提高原始器件光电响应,其原因在于CsBiI具有极好的光敏特性以及光生电荷在其与SWCNT的界面处能够实现有效分离。通过光电信号协同训练实现了能够多模态操作的光电人工突触,模拟了更多如或非（NOR）逻辑、可重复的光写电擦闪存功能、以及“巴普洛夫狗”条件反射等高级神经活动,并且利用长时程增强（LTP）/长时程抑制（LTD）特征值构建基于单层感知的人工神经网络以识别MNIST手写数字集,最高准确率达到85.46%。此外,通过使用Pd源漏电极和罗丹明6G（Rh6G）光敏层以及改进SWCNT有源层制备工艺,构建出基于重掺杂硅底栅的SWCNT光电突触晶体管,器件可在光/电刺激下表现出非易失记忆能力,模拟了光电闪存功能,可实现线性度更好、对称性更高、变化范围更大的逐步权重更新。（3）通过全溶液法在聚酰亚胺（PI）衬底上制备离子液体交联聚（4-乙烯基苯酚）(ILs-c-PVP)基柔性SWCNT双电层晶体管并模拟生物突触功能和改善光响应能力。SWCNT电解质栅突触晶体管能够在±1 V的低电压区间工作且具有高开关比（>10～6）、低关断电流(约10 A)以及良好的机械柔韧性,离子液体的添加含量决定了介电层的电容值和其内部可移动离子数目从而影响器件电性能和突触功能表现,在该器件中能够通过电脉冲刺激模拟兴奋性突触后电流（EPSC）、双脉冲易化（PPF）等短程可塑性;进一步地,通过在电解质中添加无铅材料BiI以使柔性SWCNT突触晶体管具备光响应能力同时模拟了光突触塑性从短时程记忆（STM）向长时程记忆（LTM）的过渡转变。此外,以BiI-ILs-c-PVP为介电层的SWCNT TFT器件的开启电压降低向0 V靠近,为低功耗突触器件和电子电路奠定良好基础。（4）探索SWCNT TFT的阈值电压调节和极性转化方法和机理并构建超低功耗SWCNT CMOS反相器。使用BiI掺杂的ILs-c-PVP固态电解质作为介电层并调节有源层工艺使得SWC