关键词： 多源异构   物联网   测量节点   数据融合   低功耗  

摘要： 本文课题来源于陕西省重点产业链项目“智能制造中多源设备接入与智能计算物联网技术研究”。随着通信技术的发展,物联网在各个领域的应用越来越广泛。测量节点作为物联网测试系统的基础,其感知、计算、通信与续航能力是系统向开放、兼容、低功耗发展的关键因素。但在物联网发展过程中存在以下问题:不同接口感知设备的接入产生了大量的多源异构数据,这些数据不仅难以处理,也造成了能耗的增加。针对以上问题,本文对测量节点的多源异构数据解析与低功耗方面进行了研究,设计了一种通用测量节点,实现不同协议传感器的数据采集与处理;设计了一种低功耗感知节点,通过优化电路设计、数据处理和通信协议降低其功耗。本文主要工作如下: (1)针对不同接口设备产生的多源异构数据难处理的问题,本文设计了一种面向多源异构数据融合的测量节点,完成了数据的融合处理。首先,对感知节点的嵌入式硬件电路进行设计,使其兼容多种硬件接口,实现对具有不同电路通信协议的传感器的数据采集。其次,采用格拉布斯准则对采集到的传感器数据进行预处理,判断和去除测量数据中的粗大误差,再使用自定义的数据传输协议对这些数据进行封装后,通过LoRa模块发送给汇聚节点。然后,汇聚节点对这些多源异构数据进行接收、解析、存储和融合处理,并将处理结果通过4G模块发送给服务器。最后,通过实验证明该测量节点可以实现七种不同电路通信协议融合以及数十种异构数据的融合处理。 (2)针对数据量增加带来的设备功耗高的问题,本文设计了一种低功耗感知节点。在硬件电路方面,通过设计LoRa模块供电开关电路、选择低功耗微处理芯片和无线通信模块,来降低感知节点的电路功耗。在软件程序方面,提出了一种基于定时唤醒的网络动态休眠算法,对感知节点进行休眠控制,来降低感知节点的功耗;拟定了一种基于数据融合的低功耗数据传输协议,有效地控制节点的通信流量,从而减少感知节点的能量开销。最后进行了功耗测试,实验结果证明本文设计的感知节点工作能耗明显下降,延长了感知节点的工作寿命。 (3)利用论文研究的技术设计了针对冷链仓库、冷链运输、智慧农业和工业控制应用场景的系列产品,解决了多源接口和数据兼容问题,通过在这些场景中进行测量节点的试点工程应用,验证了本文所设计的测量节点的工程实用性。

关键词： 网络编码   水声网络   边缘存储   状态转移   可靠传输  

摘要： 由于复杂多变的水下环境,水声通信网络的传输效率一直受限于声波的长传播时延和十分有限的节点能量。自2000年,网络编码的提出创造性地将编码和路由有机结合,指出网络信息流可以被处理/压缩,从而可进一步提升网络吞吐量。网络编码技术应用于水下通信后,与水声网络天然的广播特点相结合,不仅提高了水声网络总吞吐量,并且在提高传输可靠性、减少时延等方面也有着显著的优势,改善了水声通信网络的传输效率,提高了网络节点的能量利用率。本文在分析了水下多路径网络编码的传输模型后,针对目标节点接收线性独立分组不足,解码失败造成的能量、时延浪费问题,提出了利用边缘节点的存储资源换取解码概率提升的方案。同时针对边缘节点传输更多数据,能量消耗更快的情况,提出了一种基于汇聚节点反馈,使节点能够根据信道丢包率进行自适应状态转换的方案,在保证传输效率的同时,尽可能地降低边缘节点群的能量消耗,延长网络生命周期。文章在理论与实验两方面均证明了所提方案的有效性。为了进一步提升水声多跳网络的传输可靠性,本文分析研究了多种基于网络编码的可靠性传输方案,在此基础上提出了一种基于网络编码的、结合备用节点重传,并动态调整编码冗余度的可靠传输方案。每一跳中继节点均要在解码成功后再向下一跳转发,如果未达到解码条件,优先选择从与当前节点距离更近的备用节点处重传,以此降低传播时延;如果节点通信范围内没有备用节点或者备用节点重传后仍然无法解码,原发送节点就会根据反馈信号内容,动态调整编码的冗余度来适应信道丢包率变化,减少重传,从而降低时延;当信道状况良好时,发送节点又动态降低编码冗余度,来减少额外的能量消耗。多种传输方案的仿真实验结果对比表明,本文所提出的备用节点混合重传方案在时延与能耗方面均具有良好的效果。

关键词： SoC芯片设计   门控时钟   统一电源格式   功耗分析   物理设计  

摘要： 随着电子产品的爆发式增长，如今的SoC芯片不仅要拥有良好的性能，还要拥有较低的功耗。后端设计作为SoC芯片设计过程中的关键一环，其设计过程对芯片的最终功耗具有很大的影响。SoC后端通用开发平台可以准确、高效地完成SoC传统后端设计过程，如果可在此平台的基础上，增加低功耗组件的设计，在不影响芯片版图文件生成的同时考虑到芯片的功耗情况，将具有重大的意义。　　本文将多种低功耗技术与SoC后端设计流程相结合，实现低功耗组件的设计。低功耗组件可以分为设计和验证两大部分，设计部分包括低功耗逻辑综合组件和低功耗物理设计组件。对DesignCompiler支持的功耗优化技术进行分析，设计低功耗逻辑综合组件，实现硬件描述语言到特定逻辑库的优化门级网表的转换，且在此过程中可以应用时钟门控、多电源电压技术、电源门控、多阈值电压优化等多种可以降低功耗的技术。根据传统物理设计及低功耗物理设计过程，设计适配于低功耗逻辑综合组件的低功耗物理设计组件，实现综合优化后的门级网表到版图文件的转换。　　验证部分包括低功耗形式验证组件和低功耗静态时序分析组件。对Formality形式验证流程进行细分，设计低功耗形式验证组件，在读入设计的同时可以进行UPF文件的读入，实现不同设计的等价性验证过程。低功耗静态时序分析组件利用PrimeTime进行单一电压域或多电压域设计的路径划分、延时计算与时序检查的过程，并借助PrimeTime-PX执行功耗分析，直观查看设计的功耗情况。　　最后，应用添加了低功耗组件的SoC后端通用开发平台，在设计人员少量介入下，实现各组件的功能，从而完成一款基于Cortex-M3的数字SoC芯片的低功耗后端全流程设计，并将此时的功耗与使用原始SoC后端通用开发平台完成后端设计后的功耗进行对比，功耗降低了18%左右。

关键词： 带隙基准电压源   温度补偿   低温度系数   低功耗  

摘要： 作为模拟集成电路中的重要组成部分,基准源承担着向其他电路模块提供稳定、精确的电压或电流基准的关键任务。其输出信号应当在面对温度变化、电源电压波动、工艺差异以及负载变化时保持稳定。随着半导体技术的迅猛发展以及电路系统性能的不断提升,基准源作为核心模块的性能质量直接影响着整个电路系统的稳定性。本文旨在设计一款低温度系数低功耗的带隙基准电压源电路。本文在传统的CMOS型带隙基准源电路结构上加以了改进,在带隙基准源电路中采用了共源共栅级结构的运算放大器,可以实现较高的增益,然后利用电阻比例补偿技术设计一个新型高阶补偿电路,在一阶补偿的基础上,利用运算放大器增设新的支路,通过电阻和三极管实现了高阶补偿,用来抵消双极性晶体管基极-发射极电压的高阶项,并在一阶补偿和高阶补偿中增加了电阻反馈,通过电阻来实现输出电压的修调,从而降低了温度系数。整个电路的最终输出电压是由两部分电压的加权叠加得到,一部分由带隙基准源核心电路产生的PTAT电流,该部分电流是通过基准源核心电路的一阶温度补偿来实现的,用于提供基准电压。另外一部分电压是由高阶补偿电路产生的,用于补偿基准源核心电路中高阶温度系数的影响,将这两部分电压加权叠加,从而可以实现一款低温度系数的带隙基准源电路。采用TSMC 180nm RF CMOS工艺实现了电路设计、电路前仿真、版图设计、电路后仿真,并借助Cadence Spectre对三个不同工艺角下的温度系数、线性调整率、电源抑制比和直流功耗进行了前仿真和后仿真。仿真结果显示,在-30℃～125℃下,温度系数可以低至9.66ppm/℃,电路的线性调整率为1.3μV/V,低频时电源抑制比为-84d B,静态电流为165.95μA,版面积为200×120μm。

关键词： 生理信号   接口电路   逐次逼近(SAR)   模数转换器(ADC)   心率检测  

摘要： 随着我国医疗和健康产业的快速发展,可穿戴电子传感器设备也取得了长足的发展,并为远程医疗等新型医疗模式提供着新的解决方案。低功耗集成电路、低功耗无线局域网)、新材料等技术的发展为可穿戴医疗设备的体积缩小、功耗缩减、性能提升提供了解决方案。用于生理信号检测的接口电路是可穿戴医疗设备的重要构成,信号获取的质量、干扰抑制能力以及对信号的预处理能力决定了接口电路的性能。逐次逼近型模数转换器(Successive approximation Register Analog-to-Digital Converter,SAR ADC)由于具备了结构简单、低功耗、易于集成的特点,正成为了生理信号检测接口电路的重要组成部分。同时对特定信号,比如心电图(Electrocardiogram,ECG)的低功耗片上预处理,实现片上系统的信号预处理电路,也是高性能接口电路的一个重要研究方向。本文首先介绍了常见生理信号的特性,着重介绍了ECG信号存在的运动伪影和基线漂移的影响,分析了低功耗接口电路所需的性能指标。随后简要SAR ADC的工作原理,阐述了低压条件下各个关键模块对系统整体性能的影响,包括采样开关非线性、电容失配、比较器失调电压以及噪声等非理想因素的影响。基于上述的理论分析,本文将低功耗心率检测电路和低功耗低速SAR ADC作为研究对象,研究了一种双峰心率检测方法以及基线跟随技术,提出了几种适用于低电源电压的衬底偏置型电路,并将其应用到所设计的低功耗SAR ADC。主要研究内容和成果如下:1、提出并实现了一款纯数字的自适应心率检测电路。首先,模拟前端电路将心率信号进行放大,随后将其通过微分处理成双峰信号。将该双峰信号通过延迟、输入到有限状态机,从而实现对心率信号有效性的判定。此外,为了降低漏电现象以及更加便捷地对基线电压实现跟踪,采用R-DAC的方式,通过控制流经电阻的电流的大小,实现了基线跟踪电压的步进改变。该电路具有低功耗、自适应基线跟踪以及去运动伪影等特性,后仿真结果表明,当VDD为1.2V,该电路检测输入心率信号的准确率为99.9%,功耗仅为100n W,面积仅为0.09mm,适合应用到生理信号检测的数字接口电路中。2、提出并实现了一款10bit和10k S/s的低工作电压、低能耗的SAR ADC。该ADC采用了一种Vcm-based的时序,与传统电容阵列时序相比,电容量减小了80%,功耗降低了98%。此外,在低压设计方面,本文分析了低压条件下各种非理想因素对ADC性能的影响,采用了衬底偏置(bulk-driven)技术,对自举开关、两级动态比较器以及SAR逻辑等模块进行优化。后仿真结果表明,在0.6V的电源电压之下,该款SAR ADC的有效位数为9.5bit,品质因数为5.78f J/conv.-step。面积为0.25mm2,电路整体功耗仅为43n W,可用于ECG、EEG、EMG等多种生理信号的采集和处理。

关键词： BOC信号   低功耗   部分积分   Verilog  

摘要： 本文主要研究了基于新体制(BOC-Binary Offset Carrier)信号的低功耗捕获跟踪算法。随着北斗三号系统完成建设,新体制北斗导航信号的接收与处理成为了北斗应用的核心技术难点,本文通过分析捕获跟踪阶段的资源消耗占比,发现捕获跟踪模块占据了绝大部分资源消耗,因此,分别对捕获的采样量化、数据存储、累加计算等多个阶段进行算法优化,实现了一种具有工程化应用意义的捕获算法;并通过对跟踪阶段的相干累加处理开启门控优化,实现了一种可靠的低功耗跟踪相干方法。此外本文还对相关算法进行了硬件实现,主要工作内容如下:(1)为解决捕获跟踪资源消耗大的问题,通过降低数据量化位宽、优化量化方式的方法降低了捕获和跟踪处理过程中的资源消耗,对多种位宽、量化方式的性能进行分析,为后续硬件描述语言的实现确定理论基础;在此基础上,进行捕获算法的功耗优化:采用前置分块累加的方式,改进捕获积分存储方式;采用低量化位宽,降低存储资源的消耗;采用滑动非相干累加,保证了低功耗前提下的捕获性能。(2)在跟踪阶段,设计了部分积分算法,部分积分算法能够在信号质量好的时候减少积分次数,降低跟踪功耗,提升接收设备的工作时长。对跟踪算法进行仿真,验证了部分积分算法在正常信号强度下跟踪状态稳定正常。(3)在上述研究基础上,搭建vivado仿真环境,实现算法的硬件描述语言Verilog仿真,通过采用循环分块移位的方式实现了资源优化,并对2bit量化捕获算法进行了FPGA验证,证明了算法在资源优化上的有效性。Verilog代码的实现证明本算法具备了芯片研制条件。本文的研究内容具有一定指导意义,证明了目前保证性能的前提下,最优的量化方法,同时提出了一种能够进行芯片流片的算法,并进行了Verilog实现,为移动设备的导航芯片研制提供了可行方案。

关键词： Zoom ADC   低功耗   高精度   2阶浮动反相放大器  

摘要： 目前智能化设备的主流发展趋势为微型化、便携化。设备体积的缩小导致供电电源也随之减小,这对其中ADC的功耗提出了严苛的要求。在音频领域中,由于人耳对声音的频率响应,要求ADC具有高分辨率。因此应用于音频应用的ADC需要满足低功耗、高精度的要求。ΔΣADC能够满足高精度的要求,而SAR ADC则具有低功耗的优点。Zoom ADC综合两者的优点,可实现低功耗、高精度的ADC,这使得Zoom ADC非常适用于音频应用。本文基于音频应用领域设计一个20k Hz带宽的低功耗、高精度Zoom ADC。在系统设计方面,Zoom ADC架构主要分为粗量化SAR ADC与精细量化ΔΣ调制器两部分。结合系统带宽与采样频率的权衡,选择5位异步SAR ADC作为粗量化器。Zoom ADC的精度取决于ΔΣ调制器,因此使用3阶1位CIFF结构的ΔΣ调制器完成精细量化,过采样率为125。Zoom ADC使用DWA模块对缩放操作所带来的多位反馈DAC进行失调校正。在电路设计方面,浮动反相放大器与2阶浮动反相放大器被应用于ΔΣ调制器中。浮动反相放大器采用电荷偏置,相比于电流偏置的放大器拥有更高的能量效率,动态工作模式降低系统的静态功耗。浮动反相放大器拥有独特的电路结构,该结构使其具有稳定的输出共模电压与鲁棒的PVT特性。2阶浮动反相放大器继承了浮动反相放大器的优点,并且具有足够的直流增益保证环路正常工作。2阶浮动反相放大器的稳定通过调节两个供电电容而实现,不需要额外的米勒电容进行补偿。本文提出的Zoom ADC采用TSMC 0.18μm CMOS工艺,版图核心面积为0.97mm。测试结果表明,本文中的Zoom ADC在5M的采样频率与-3.5d BFS的输入下,能实现98.8d B的DR与20k Hz的带宽,仅需消耗410.2μW的功耗。FOM为175.7d B。

关键词： 雷达测试仿真系统   嵌入式Linux   Zynq   多线程  

摘要： 随着电子技术的飞速发展,传统的雷达现场测试已经逐渐被雷达测试仿真系统所代替。近年来,雷达测试仿真系统功能逐渐复杂化、多样化,而测试软件作为整个雷达测试仿真系统的控制中心,关系到整个雷达测试仿真系统硬件功能能否实现、性能能否充分释放,所以构造一个满足多功能需求、高集成度的嵌入式系统成为了核心问题。本论文在Zynq主控平台下,基于Linux操作系统开发了一套雷达仿真测试系统软件,以解耦的设计方法,实现软件的可重用性,并根据硬件通信、数据存储、信号输出等多方面需求,采用多线程设计方式实现功能,并开发自定义文件系统来管理多样数据文件。本文完成的主要工作如下:1.实现Zynq环境下Linux操作系统的移植,包括系统引导文件u-boot、kernel、设备树文件的创建,并在根文件系统下设计自定义文件系统,用以管理校准数据,FPGA在线升级bit流等文件。2.采用多线程架构,通过设置线程优先级、控制共享内存读写、合理设计线程间同步互斥等多种调度方法实现通信、处理、监测、传输四部分线程协同工作。3.完成系统通信模块设计与实现,包括同外部的以太网通信驱动配置及应用程序设计、串口通信驱动及应用程序设计以及同内部的AXI总线通信驱动程序及应用程序开发。4.实现单控器件ModBus指令集与总控指令集,并为数据指令集设计数据报文校验机制,为指令集的精准传递提供保障。5.实现雷达测试仿真系统硬件相关功能的控制,包括1-18GHz上下变频信号输出、多普勒频移、延时、调制、FPGA在线升级,硬件状态实时监测功能。经过对以上内容研究开发,本文最终实现了雷达测试仿真系统软件,并对以太网接口通信、串口通信以及硬件各功能及性能进行验证,通过验证,本嵌入式系统软件基本满足各功能控制需求,已应用在雷达测试项目中。

关键词： 流水线模数转换器   环形运算放大器   低功耗   自动清零技术   乘法数模转换器   开关电容运算电路  

摘要： 在信息化的高速发展时代,应用于数据收集和模拟信息监测等方向的高速高性能模数转换器（ADC）也正面临一个巨大发展的机遇。传统的流水线模数转换器在速度和分辨率上均有着较好的表现,自被提出以来,一直是学术和工业界广泛关注的对象和发展的重点。随着商用产品的推出和更新迭代,流水线模数转换器在通讯、汽车电子、智慧医疗、工业制造等方向的应用也更加广泛。但是,由于应用场景对ADC性能指标的要求逐渐提高,在设计流水线ADC时候,内部每一级的运算放大器的增益和带宽设计也需要在各性能之间做出折衷,因此功耗上的缺点也逐渐体现出来。为了适应更多应用需求,探索低功耗流水线ADC设计方法的重要性日益凸显。 在水下超声探测系统中,高速、高性能的ADC是电路中最关键的核心部件。此外,探测过程中应具备的小体积性和便携性极大地限制了电路功耗。为了控制流水线ADC的功耗,国内外研究人员进行了广泛的研究和深入的探索并提出了一系列技术方法,本文的研究目标是面向水下超声探测系统应用,结合环形运算放大器技术,在一款典型65 nm工艺下设计一个分辨率12位、采样速率100MS/s的流水线模数转换器。同时,为满足低功耗应用的需求,整个芯片的功耗应低于15 m W。 论文设计的流水线模数转换器采用首级采样-保持,后十级1.5 bit,最后一级2 bit的系统架构。同时,芯片使用片外1.2 V数字、模拟电路供电和100 MHz频率的片外时钟输入,在奈奎斯特输入频率,摆幅1 VPP的输入条件下,仿真测试的SNR为67.59 d B,SFDR为67.16 d B,同时具备10.81 bit的有效位数,整片功耗仅为12.8 m W。 论文从基本原理出发,结合水下超声探测需求和环形运放技术,设计了一个具有12 bit分辨率,100MS/s采样速率的流水线ADC,对高性能、低功耗应用的流水线ADC设计具有借鉴意义。同时,本文深入探索了环形运算放大器的电路结构,提出了一种新型MOS自偏置环形运算放大器及自动清零电路,为具有高稳定性和抗PVT特性的环形运放设计提供了参考价值。

关键词： 近似计算   近似压缩器   近似乘法器   图像处理  

摘要： 近年来,嵌入式设备和移动终端设备的功能逐渐复杂化和多样化,对电路功耗和电池寿命提出了挑战。加载人脸追踪、图形识别等功能的设备对精度的冗余度较高,适当降低计算精度不会影响识别准确率,且其主要计算为乘法运算,因此设计具有近似运算功能的乘法器可以有效降低系统功耗、延长使用寿命。 本文提出了两种不同精度的高能效低功耗近似乘法器(Energy-efficient and Lowpower Approximate Multiplier,ELAM)以适应不同精度需求的应用,分别为ELAM-M1和ELAM-M2。两种近似乘法器均基于进位截断技术,其中ELAM-M1乘法器基于自主设计的近似4-2压缩器,主要用于精度需求较高的应用;在该4-2压缩器基础上,本文进一步简化运算和电路复杂度,提出了近似4-1压缩器,并设计了ELAM-M2乘法器,以应用于精度需求较低的应用场景。通过分析压缩器的错误特征,提出了基于最大误差概率补偿算法,降低近似压缩器引入的误差。此外,提出了两种对应的部分积压缩策略以减少补偿算法引起的资源消耗。本文提出的近似乘法器在Nangate 45nm工艺库下进行了验证,实验结果表明,ELAM-M1与现有的近似乘法器相比有明显的精度提升;相比于精准乘法器,ELAM-M1的延时、面积、功耗以及延时功耗积分别降低了10%、7%、12%以及21%,实现了精度与硬件消耗之间的最佳平衡。ELAM-M2与精准乘法器相比,其延时、面积、功耗以及延时功耗积分别降低了16%、28%、35%以及45%,并且ELAMM2的误差分布为双边误差分布,可以缓解单边误差分布在乘累加运算中引起的错误累计。 为了进一步说明本文设计的近似乘法器的有效性,本文在图像融合和边缘检测应用场景下分别进行了验证。ELAM-M1的图像峰值信噪比(Peak Signal-To-Noise Ratio,PSNR)在两种应用中分别达到了69.55和inf,与其他高精度近似乘法器处理得到的PSNR值相比,其PSNR值提升了9%-25%。而在两种应用中使用ELAM-M2处理得到的PSNR值分别为50.23和40.61,也达到了优秀图像质量的标准。因此,提出的近似乘法器在降低计算功耗的同时,保证图像质量,在图像处理领域具有良好的应用前景。