关键词： 流片   低功耗SRAM   FinFET工艺   位线层树化   门控电源  

摘要： 新能源汽车逐步向智能化转变,其对芯片算力的需求飙升。汽车芯片国产化方能解除汽车芯片断供的掣肘,其中静态随机存储器是诸多车载芯片的重要组成部分,SRAM的低功耗和高速需求日益迫切。低功耗SRAM可以在为SoC降低功耗的同时降低工作温度、减缓老化速度、提升车载芯片的可靠性。本文研究了 Single Port SRAM的低功耗设计方法,并将其制作成了 SRAM Compiler。论文研究内容的选择上,研究的技术和方法易于应用于工程实践中,在实现SRAM低功耗目标的同时不会对其性能产生显著影响,基于此目标本文提出了位线层次化技术、门控电源、多阈值电压结合的SRAM低功耗技术。第一,本文总结了 SRAM低功耗的价值、Compiler的应用价值、市场情况、前沿研究热点。第二,设计了 SRAM电路架构、时序逻辑、驱动电路、预充电路、灵敏放大器、多路选择器、地址锁存和译码电路。分析了 SRAM性能指标、动态功耗和静态功耗构成并提出了优化方向。第三,针对位线全摆幅功耗提出了位线层树化的设计,针对字线功耗提出了字线分级和写功耗降低电路的设计。针对静态功耗主要由亚阈值漏电产生的原理给出了多阈值电压与门控电源相结合的设计,三种睡眠模式可以分级关闭电源供电降低亚阈值漏电流。第四,全流程设计SRAM Compiler,涵盖ETC电路设计和验证、批量后仿真、K库。第五,进行了版图设计的工作并且通过CCK、Aging、EMIR验证,与第三方功耗仿真对比,选取12颗SRAM实例在存储阵列电压域的读功耗、写功耗、待机功耗平均值均优于第三方。本文的主要工作:在14nm FinFET工艺下设计了一套Single Port SRAM Compiler并成功进行流片,并于爱得万V93000测试平台进行了测试验证。设计中提出的低功耗设计方案在静态功耗和动态功耗与第三方相比均有优势。

摘要： 纳芯微推出基于CMOS-MEMS的相对湿度(RH)和温度传感器NSHT30。NSHT30在单芯片上集成了一个完整的传感器系统，包括电容式的相对湿度传感器、COMS温度传感器和信号处理器以及I2C数字通信接口，采用2.5 mm×2.5 mm×0.9 mm的DFN和LGA封装。其I2C接口的通信方式、极小的封装和低功耗特性使得NSHT30可以更广泛地集成到各种应用中。从汽车智能化到智能家居，系统越来越依靠对周围环境的判断做出决策，

关键词： Defects  

摘要： Data races are common defects in multi-threaded programs. Traditional data race analysis methods are difficult to achieve both in recall and precision. Their detection reports are difficult to locate the root cause of the defect. Considering that Petri nets have the advantages of accurate behavior description and rich analysis tools in the modeling and analysis of concurrent systems, a new data race detection method based on Petri net unfolding technology is proposed. First, by analyzing a program running trace, a Petri net model of the program is mined. It implies multiple different traces of the program even though it is mined from only one trace, which can reduce the false negative rate of traditional dynamic methods while ensuring the performance. After that, a Petri net unfolding-based detection method of program potential data races is proposed, which has a significant improvement in efficiency compared with static methods. Furthermore, it can clearly show the triggering path of the data race defect. Finally, for the potential data race detected in the previous stage, a scheduling schema is designed to replay the defect based on the CalFuzzer platform, which can eliminate false positives and ensure the authenticity of detection results. The corresponding prototype system is developed, and the effectiveness of the proposed method is verified with open program instances. © 2023 Chinese Academy of Sciences. All rights reserved.

关键词： PXI总线   虚拟仪器   高速数据存储   多线程   飞行器  

摘要： 发射控制是保障飞行器顺利发射的关键所在。在飞行器的研发过程中,为验证飞行器的发射功能设计的正确性,需要进行对靶标的发射试验。随着航天科工集团某厂新型号飞行器的研发,旧型号的发射控制系统不能满足新型号的发射控制需求。故本课题以此为背景,诣在设计制作出一套针对新型号飞行器的发射控制系统。首先进行发射控制系统的需求分析,分析该型飞行器测试需求、功能性和非功能性需求。综合考虑后提出基于PXI总线和虚拟仪器技术的总体设计方案。系统采用PXI总线实现高速数据采集和控制,使用PXI机箱进行数据采集,并针对被测信号设计制作了一套信号调理单元,为发射控制系统软件设计提供了硬件基础。系统在Visual Studio开发平台上采用C#作为编程语言,利用Measurement Studio开发工具进行发射控制系统的软件研发。软件使用模块化设计,利用多线程技术实现并行控制,提高了软件的实用性和可靠性,结合SQL Sever数据库使用EF框架技术,在对测试数据进行管理的同时提高其可扩展性。飞行器在发射控制过程中的高速数据记录和回放,保证数据存储的高速和稳定是整个项目的重点和难点,系统使用高速存储设备、二进制序列化和压缩数据的方式提高了大容量数据的存储速度。在完成发射控制测试后,将测试结果通过报表输出。由此实现该型飞行器发射控制,信号实时监控,数据记录,数据管理和报表生成等功能。为验证发射控制系统的功能,设计了模块测试和集成测试的测试用例。并使用实验室开发的发射控制模拟器进行系统测试,结果表明系统功能正常。最后在航天科工集团某厂内使用工艺飞行器进行验收测试,确保本发射控制系统的功能达到设计目标。结果表明发射控制系统在功能和精度上均满足测试要求,目前已投入使用。

关键词： 近地层紫外通信   调制/解调一体化   FPGA   集成性   低功耗  

摘要： 近地层紫外自由空间通信是一种利用日盲区紫外光的强抗干扰能力来进行交互信号的新颖非直视保密通信方式。传统分立紫外自由空间通信多采用调制发射端和解调接收端相互独立的通信模式,造成系统集成度不够、高功耗和可靠性低等缺点。为了增强系统集成性、环境适应性和经济性,将开展基于FPGA开发平台的近地层紫外自由空间通信调制/解调一体化设计,在硬件集成的基础上进行软件一体化设计。为此本课题在明确技术指标的情况下,主要对系统的总体设计方案、关键技术选择和一体化Verilog代码实现三个方面进行研究。首先,在阐述近地层紫外通信调制/解调一体化设计的系统工作原理的基础上,分析总体设计的设计流程及设计思路,并提出了设计低功耗的技术指标,同时对调制/解调一体化设计方案的各个关键环节进行了详细分析。其次,在紫外通信调制/解调一体化总体设计分析的基础上,对总体设计中的关键技术(调制技术、解调技术和编解码技术)进行定性分析,比较其特性及优缺点,并结合实际筛选出符合要求的设计方案,选用2FSK调制和卷积码编码作为调制方案,选用频率计解调和维特比解码作为解调方案。最后,在确认了设计方案、技术指标和关键性技术的基础上,利用Xilinx系列FPGA开发平台稳定、数据分析能力强的特点,对紫外通信调制/解调一体化设计方案进行Verilog代码实现。试验过程中,为了缩短验证时间采用Model Sim软件进行功能预仿真,预仿真通过后采用Vivado软件完成系统功能仿真、逻辑综合、时序波形分析、实现功率报告等。最终实现设计方案调制/解调功能,其中芯片功耗399m W,CLB占比0.2%,IOB占比27.65%。设计结果表明,所设计的近地层紫外自由空间通信调制/解调一体化系统符合系统技术要求,具有生产制造,装配可实现性。本设计思路和方法具有理论及工程应用意义。

关键词： 低功耗   电源门控   Live-Slave-FF   IO-HUB   UVM验证  

摘要： 随着集成电路产业的蓬勃发展,小到LED灯大到手机芯片、CPU芯片,集成电路正在推动着科技的发展,提高了人们的生活水平,成为人们生活中不可或缺的重要组成部分。同时,随着人们对于微处理器设备要求的提高,使得CPU芯片的集成度和复杂度也越来越高,功耗问题也成为了制约CPU芯片性能的关键因素。因此,低功耗技术的研究对于CPU芯片的发展至关重要。本研究主要基于CPU的北桥子系统模块,提出了两种有效的低功耗方案。 北桥子系统的输入/输出集线器(Input Output Hub,IO-HUB)模块作为高性能的I/O互连模块,主要用于CPU与下游系统客户端的通信。为了能够降低IO-HUB模块的功耗,本文主要对以下内容进行了研究:(1)提出了基于IO-HUB的电源门控设计。在IO-HUB模块处于空闲状态时,采用集成电源门控、保持触发器以及时序逻辑控制模块的设计,减少模块内部产生的不必要的功耗。首先设计了PGFSM(Power Gating Finite-state Machine,PGFSM)用于控制IO-HUB模块ONOFF域电源的关断,使用LiveSlave-FF代替普通寄存器电路,不需要额外的控制信号引脚,且面积上更加接近普通寄存器,缩短了唤醒时间。设计了时序逻辑控制模块控制连接到ONOFF域模块的上下电信号、时钟信号等关键信号的逻辑关系,最后通过UPF定义电源域、保持寄存器以及隔离单元等。(2)提出了对IO-HUB模块在特定场景下的功耗优化设计方案。当北桥所有的IP长期处于空闲状态时,控制IO-HUB模块进入断电模式,切断模块的电源,进一步降低北桥的功耗。通过设计控制电源关断的各个模块以及握手协议,实现了IO-HUB模块的断电控制以及断电重启后对寄存器值的保存与恢复。(3)基于UVM验证方法学搭建了验证平台,提取验证功能点,制定验证计划,完成了对低功耗设计功能的验证。使用UPF文件和Power-Aware低功耗模拟验证平台,对隔离单元的插入、电源域的划分等进行了仿真,验证了电源门控电路的正确性。最后,采用Power Artist低功耗仿真分析工具,主要对优化后的电路进行了功耗仿真,与优化前相比北桥IO-HUB模块的动态功耗降低了19.36%,静态功耗降低了约26.96%,整体的总功耗降低了约23.56%。 综上所述,本文采用的低功耗优化方法,有效降低了北桥子系统模块的功耗并优化了模块的性能,对于低功耗设计的应用具有重要意义。