关键词:
神经形态计算
忆阻器紧凑模型
忆阻器突触
脉冲神经网络
数模混合电路
摘要:
近年来,神经网络、人工智能等数据密集型应用迎来突破性的发展,已经成为当前科学技术领域的焦点之一。忆阻器,作为一种新型存储器件,在信息存储和存内计算领域受到了广泛关注;基于忆阻器突触的神经形态计算电路是一项融合了生物启发和工程创新的前沿科学研究,旨在模仿生物神经系统行为,为构建更智能、高效的仿生计算电路设计提供了新的思路。为探索新型仿生神经网络电路,本文开展了忆阻器突触基仿生神经形态计算电路设计研究,并基于电路实现新型仿生脉冲神经网络计算。具体内容如下:
通过分析脉冲神经网络(Spiking Neural Network,SNN)电路中权重调整的方式,提出了一种适用于SNN突触设计的通用忆阻器模型,该模型兼顾了灵活性、效率、收敛性和仿真性能需求,旨在实现更高效、可靠的SNN电路模拟和设计,此模型被应用于本工作中后续电路设计,其性能得到充分检验。同时,针对电路设计和仿真平台忆阻器工艺模型库(Process Design Kit,PDK)缺失这一问题,对现有忆阻器进行了调研、整理和归纳,基于Simscape Language硬件描述语言开发了一套包含多种典型忆阻器模型的虚拟PDK,以促进忆阻器在电路仿真设计中的应用,并满足了本文后续工作中的需求。
接着,提出了一个由四个忆阻器和两个电阻组成的4M2R突触结构,该突触可通过简单的改变电阻位置来实现兴奋性突触或抑制性突触,首次实现了不需额外调整神经信号的情况下实现赫布(Hebbian)和反赫布(Anti-Hebbian)训练;同时,4M2R突触的权重变化具有高度对称性、线性和抗器件变化稳定性,从而可大幅提高权重更新精度。随后,基于4M2R突触设计了神经元电路,实现了高鲁棒性pairwise-STDP(Spike Time-Dependent Plasticity)学习;该设计中,为克服由信号复杂性引起的权重更新精度问题,提出并实现了基于时钟信号的神经脉冲传递和突触权重调节方案,使得神经元电路的鲁棒性和与数字电路的兼容性得到了显著提升。研究过程中,基于开发的通用忆阻器模型和特定元件的虚拟PDK,搭建了电路原理图,通过仿真测试对所设计的突触和电路的性能进行了系统性分析验证,结果表明在标准情况下,电路与算法模型取得的结果之间的均方根误差(Root Mean Square Error,RMSE)仅为0.06144。
进一步地,将上个设计中的电路改进,设计了用于triplet-STDP学习规则的神经元电路,使其能够实现更复杂的仿生学习规则。为实现更高精度、更灵活的学习规则,提出了一套多级量化(Multiple-Step Quantized,MSQ)triplet-STDP混合信号电路设计方案,通过使用脉冲宽度编码权重调整信号,极大地提高了神经网络电路的鲁棒性。通过将triplet-STDP算法模型的计算结果与所提出的电路测试结果进行对比,验证了电路的功能和性能,结果表明在标准情况下,电路与算法模型取得的结果之间的归一化均方误差(Normalized Mean Square Error,NMSE)仅为6.736%。
综上所述,本文聚焦于忆阻器人工突触,针对设计兼顾仿生、实际功能和可靠性的神经形态计算电路展开了一系列研究,旨在为将忆阻器突触和神经元电路与数字控制单元相结合提供启发,推动其作为边缘计算设备的发展。