关键词:
R-LWE密码方案
离散高斯采样
环多项式乘法
硬件实现
摘要:
未来在量子计算机面前,基于数学难题的传统公钥密码体制将不再安全,因此研究能够抵抗量子计算机攻击的后量子密码体制对未来的信息安全具有深远的意义。集高效性、易于硬件实现性和灵活性于一体的基于格的密码方案在后量子密码中具有出色的研究前景。其中,环上带错误学习问题(Ring-Learning with Error,R-LWE)所构造的格密码方案因其高效的硬件实现,具有很高的应用效率。在R-LWE公钥密码方案中,环多项式乘法是计算的瓶颈,本文围绕着不同多项式乘法算法展开,根据实际应用中资源限制性、性能需求和安全性需求,实现基于多种多项式乘法算法和面向不同应用场景的R-LWE电路结构。针对资源限制性场景,利用有符号的高斯采样方法、高利用率的DSP48E1乘法策略和高效的多项式系数读取方式,实现了一个轻量级基于Schoolbook多项式乘法算法(Compact School-book Polynomial Multiplication,CSPM)的 R-LWE 硬件结构。针对高性能计算场景,在有符号数离散高斯采样的基础上,本文设计了一种高并行度的基于SPM(High Parallelism SPM,HSPM)的R-LWE硬件结构。将SPM算法展开转变为循环矩阵-向量乘法,根据其运算特点,提出了一种高并行度的SPM结构并将其用于R-LWE硬件实现。其中,对特定参数的模乘单元进行优化,并设计出流水线的双模乘结构。受流水线型FFT结构的启发,本文还设计出Radix-2和Radix-4两种流水线型的NTT结构及其频域R-LWE密码方案的硬件电路结构。利用多路径延时转接(MDC)的流水线型结构方法,设计了一种基于Radix-2的NTT算法的全流水结构(R2MDC)。为了进一步提高NTT变换的速度,本文还提出基于Radix-4的高基NTT算法的硬件结构(R4MDC),并且优化设计了其蝶形单元。本文将所设计的四种硬件结构和现有的R-LWE硬件实现方案对比分析。结果表明,对于基于SPM的设计,本文设计的基于CSPM的R-LWE电路结构,相比现有的轻量级设计,仅增加少量的硬件资源,速度提升1.8倍,硬件效率提高1.5倍;基于HSPM的R-LWE电路设计,相比现有的高性能设计,吞吐率提升2.5倍。在基于NTT的R-LWE方案中,所提出的两种设计均有较高的吞吐率,R2MDC的加密吞吐率为235Mbps,解密为245Mbps,其相比现有的设计硬件效率提升2.3倍。此外,R4MDC拥有最高的吞吐率,相对于R2MDC提升1.7倍。