课程文献中心 更多>>

关键词： 新型智能存储器   硬件设计   软件开发   非结构化数据  

摘要： 由于移动设备和移动互联网的快速发展，全球数据量在近些年呈现爆炸式增长。大数据分析和挖掘成为政府、研究机构和工业界共同关注的研究焦点。在庞大的数据宇宙中，非结构化数据，例如图像、视频、音频等，占比高达80％。如此庞大的非结构化数据蕴含的高价值信息能够在一定程度上提高应用的服务质量和用户体验。然而，在传统以计算为中心的体系结构上实现非结构化数据分析应用，依然面临着系统性能差和能耗高的问题。具体来说，从计算的角度出发，与结构化数据相比，非结构化数据无法直接被计算机识别，需要通过复杂的算法提取特征向量来表征高层语义。这些算法往往是计算密集型的，使得传统的通用处理器无法满足性能的需求。同时，从系统的角度出发，在传统以计算为中心的体系结构基础上构建的非结构化数据分析系统中，由于数据请求要经过整个I/O栈的每一层，数据存储设备、DRAM和片上缓存之间存在大量的无关数据的移动，使得数据传输总线或者网络的负担过重，进而影响系统的处理性能。现有的计算存储以及智能存储设计，试图采用近数据计算的思路来解决数据迁移的问题，然而，它们的算力仍然难以高效处理具有数据密集和计算密集特性的神经网络模型及相关应用，无法应对非结构化数据的多样性以及神经网络算法模型的快速演变，从而无法满足快速发展的应用需求。　　从非结构化数据分析与检索出发，本文提出了一种基于NAND闪存的新型智能存储器，称为认知存储器。认知存储器是一种能够主动执行低延迟、低功耗和高精度非结构化数据分析与检索的近数据深度学习设备。围绕认知存储器，本文从系统软硬件结构设计，数据处理器设计和处理器自动化生成等方面展开研究，取得了以下创新性研究成果:　　1.针对非结构化数据检索系统，提出并设计了基于深度哈希与图检索的认知存储器软硬件系统结构，提高非结构化数据检索性能并降低系统的功耗。　　传统的以计算为中心构建的非结构化检索系统存在数据迁移路径长、数据传输总线负载高、存储内部带宽利用率低的问题。这些问题使得系统难以提供高性能低功耗的数据检索服务。为此，本文提出并设计了基于深度哈希与图检索的认知存储器软硬件系统结构。在硬件上，设计了基于深度哈希与图检索的硬件加速器，并将其与存储控制器结合，实现了具有智能数据处理功能的认知存储器。在软件上，设计了认知存储器开发管理软件库，使得现有系统不经过改动即可直接调用认知存储器内部的计算资源。实验结果表明，与基于CPU的方案相比，基于认知存储器的检索系统平均可以降低3.48倍的检索延迟。同时，与基于GPU的方案相比，基于认知存储器的检索系统可以将能效提升2.02倍。　　2.针对欧式类型的非结构化数据，提出了一种闪存直连的欧式数据处理器设计优化方法，缩短了数据传输路径，提高了数据处理性能。　　面向欧式数据的神经网络处理器目前已经广泛应用在非结构化数据分析的各个领域。然而，神经网络处理器与底层数据存储器之间频繁的数据移动，使得处理器的性能受到数据传输开销的限制。本文提出的闪存直连的欧式数据处理器设计优化方法，通过构建基于闪存的Roofline模型来指导硬件结构设计。此外，本文提出闪存感知的数据布局策略以及弹性纠错模块，来提高数据传输性能并降低纠错延迟以及硬件资源开销。实验结果表明，本文提出的闪存感知的数据布局策略，能够有效降低数据传输的延迟。同时，设计的弹性纠错模块能够降低28.47％的硬件资源开销，并将数据纠错延迟降低50％。　　3.针对非欧式类型的非结构化数据，提出了一种图神经网络处理器设计结构，有效提高了图神经网络应用的性能。　　图神经网络是处理非欧式数据的核心应用，目前被广泛应用在各个领域。传统的计算存储器或者智能存储器只能处理单一的非结构化数据类型。本文提出的图神经网络处理器，通过设计图维度感知的数据流来解耦输入图与计算阵列的关系，并提出Ring Edge Reduce数据流来实现图聚合操作。同时，提出了边重组方法以及图维度感知的调度策略，优化了计算单元的利用率并降低图神经网络执行中的计算量。实验表明，基于ASIC方案的图神经网络处理器，在常用的图数据集上，相较于GPU-DGL、GPU-PyG以及HyGCN，可以获得8.07、3.07以及2.26倍的性能提升。　　4.针对认知存储器内部的数据处理器自动开发问题，提出了面向认知存储器的专用处理器自动化设计框架，缩短认知存储器的开发周期，降低开发难度。　　与传统的存储设备不同，具有计算功能的认知存储器开发难度大，并且测试手段也有限。通过编写硬件描述语言来设计专用的数据处理器需要耗费大量的时间，这无疑增加了认知存储器的使用难度。针对非欧式类型的数据，本文提出了面向认知存储器的专用处理器自动化设计框架。该框架通过采用参数可重配置的硬件模板设计方案，将输入的图神经网络模型映射到硬件模板上，从而快速构建满足用户约束的专用处理器。实

关键词： 燃料电池   EIS   内阻测试   硬件设计   Bangbang控制  

摘要： 燃料电池具有节能环保、能量密度高、使用效率高等优点,受到国内外专家及科研机构的广泛关注。为了监测燃料电池的实时健康状态,保证其高效稳定地运行,必须对燃料电池的内阻参数进行实时测试。本文建立一种基于电化学阻抗谱法(Electrochemical Impedance Spectroscopy,EIS),结合Bangbang控制理论来引入多频激励信号的燃料电池内阻测试方案。本文主要研究内容如下:首先,分析燃料电池的工作原理及其内阻等效电路模型,建立一种基于EIS并结合Bangbang控制引入单频正弦激励信号或多频正弦叠加激励信号的调控方法,并设计出燃料电池内阻测试系统方案。其次,基于EIS和Bangbang控制理论,建立激励信号调控电路模型。采用Simulink和PSpice进行电路仿真,不断优化仿真参数。同时,对影响燃料电池内阻测试精度的主要因素进行分析,为硬件设计明确性能指标。然后对整体电路进行设计,将其分为四个模块,对每个模块进行针对性的设计。最后,搭建燃料电池内阻测试实物平台,对仿真结果进行验证。基于该实物平台对整体硬件功能进行验证,并开展相关实验分析,包括内阻等效模型测试结果分析、电流电压信号测量结果分析以及A/D采样电路性能分析。实验表明,该硬件测试平台所测内阻值的精度可达96.025%,且电压信号和电流信号的采样误差较小,能够满足燃料电池内阻测试的要求。本文通过建立燃料电池激励信号调控电路模型,搭建了燃料电池内阻测试平台,并对内阻测试结果和不同激励下的电压信号、电流信号进行了测量和误差分析,结果满足实际应用要求。其中,多频叠加信号对燃料电池系统的性能影响较小,测试时间短,实时性好。这种通过Bangbang控制引入多频叠加激励信号的交流信号调控方法为燃料电池内阻的实时性测量提供了新的思路,具有实际的工程意义。

关键词： 硬件设计   TSI   IMX6Q+TSI721   总线网络   中断服务程序   核心电压   RapidIO   电源设计   复位信号   Linux   桥接芯片   内存资源   初始化  

摘要： 为了使ARM架构的CPU能通过PCIE总线连接到RapidIO系统中,利用NXP公司的IMX6Q处理器PCIE接口和RapidIO桥芯片Tsi721的硬件特性,在Linux操作系统下开发该芯片的驱动程序,实现了PCIE总线网络和RapidIO总线网络的无缝对接。通过实际测试,验证了工作的正确性。

关键词： 图像传感器   高动态范围成像   色调映射   硬件设计   系统验证  

摘要： 随着科学技术的发展,人们对图像质量和视觉体验有了更高的要求,高动态范围成像方法也逐渐成为近年来图像处理领域的研究热点之一。传统的CCD图像传感器之前凭借自身低噪声、高分辨率的特性一直占据着图像传感器的主要市场,而伴随着近些年集成电路工艺技术上的突飞猛进,CMOS图像传感器的低功耗、低制造成本、易集成以及高速度等优势开始显现出来,使得CMOS图像传感器成为了现在市场的主流。本文研究内容主要是基于CMOS图像传感器完成高动态范围成像算法和色调映射算法的设计,并针对这两种算法完成在硬件层次的设计及验证。多曝光动态范围成像技术包含两种:一种是直接融合的方式,另一种是基于逆相机响应曲线恢复的方式。在本文中采用的是直接融合的方式,该算法通过对同一场景的短曝光、适当曝光、长曝光的三帧图像计算权重值来进行融合,从而生成高动态范围图像。根据实验结果分析,该算法对图像动态范围提升很好,能够保持图像的细节信息。之后为了能够在传统显示设备上进行显示高动态范围图像,本文采用了一种基于直方图均衡的色调映射算法,该算法将图像从RGB彩色空间转换到YUV空间,在Y空间对图像的整体亮度进行调整,同时保留住图像的色彩信息。实验结果表明该算法能够降低图像的动态范围并保留住图像的细节信息,且运算复杂度低。为了能够将高动态范围成像算法与色调映射算法在硬件层次中实现,本文依照算法进行了模块的框架设计,数据流的延迟分析。在硬件模块设计过程中,为了能够满足芯片上面积的要求,在原本算法的基础上对部分算法单元进行了复用;为了减少数据计算中的延迟,在统计过程中采用了奇偶统计的方式,提高了运算速度。在完成模块硬件设计之后,本文在UVM验证平台上对模块设计进行了验证,确保了整个模块功能的正确性,之后还采用了华力集团40 nm工艺对模块进行了DC综合,确保了模块的面积满足芯片设计规格。

关键词： 分布式光纤传感   BOTDA   硬件设计   泵浦激光器  

摘要： 基于BOTDA的分布式光纤传感系统具有结构简单、体积小、适应恶劣环境等特点,能够实现长距离、低成本、高精确度的温度和应变信息测量,具有很大的实际工程应用价值。本论文是国家自然科学基金项目《光纤布里渊传感器》工作的一部分,介绍了基于BOTDA的分布式光纤传感系统的原理,研究了泵浦脉冲光源的系统设计、原理图设计、PCB设计和硬件调试。论文在分析光纤中的布里渊散射和BOTDA系统原理的基础上,通过对整个光纤布里渊传感器的系统架构进行分析,确定了泵浦光源部分的硬件光学结构和硬件电路结构,进行了原理图和PCB布局布线的详细设计。论文重点阐述了光纤布里渊传感器泵浦光源部分的硬件设计,硬件由偏振控制器、高速光开关、EDFA、温度控制和光衰减器等模块组成,这些模块由MCU进行统一配置、监控和控制,论文围绕各个模块进行了详细的分析和论证,实现了较为合理的方案并进行了测试。最后对本文所做的工作和主要解决的问题进行总结,同时提出未来工作的研究重点。

关键词： 地理接线图   语音定位   辅助系统   硬件设计   软件设计  

摘要： 随着现代科学技术的飞速发展,语音传输关键技术取得突破,电力系统地理接线图设备定位进入了自动处理时代。然而,设备定位一旦出错,将会影响故障处理效率,甚至引发重大的电气事故。因此,本文针对上述问题进行研究,通过智能语音定位辅助系统的设计和实现,构建了一个基于声码器算法的语音传输系统,大幅提高了检测性对线的效率。通常,调度员定位配网故障开关的平均时间为6-7分钟;而经验尚浅的副值调度员,故障定位更为困难、处理效率更低。因此,建设地理接线图语音设备定位辅助系统,对于提高故障处理效率,保证电力系统安全、稳定运行,具有十分重要的应用价值和现实意义。本文主要完成了以下几个方面工作:1、通过子配电网录音盒,将实时电话录音采集缓存,将语音碎片上传到科大讯飞语音识别库进行识别。采用了语音识别技术、嵌入式技术、云技术,并设置关键字、热词、过滤字、替换字等,自动打开地理接线图进行线路定位,准确识别故障点,实现了故障处理效率提升。2、采用MCU通信方式实现DSP通信,详细设计了辅助功能层结构。利用母机与子机通信程序,以及通过信道接口电路,使单根线芯双向通信系统得以形成,优化了源代码,将C8051F020当成是通信控制中心,将TMS320VC5509A当成是数据处理中心,将TLV320AIC23B当成是语音处理前端,从而有效建立语音定位的硬件系统。3、开发搜索控件实现配网图纸自动定位。当调度员接到配电班人员的线路查线汇报时,能根据语音通话信息自动定位到相应的线路图纸上,准确找到开关位置,以减轻调度员负担,使调度员能全身心投入到事故处理中。

关键词： 光纤传感器   模数转换   嵌入式系统   现场可编程门逻辑   硬件设计  

摘要： 光纤传感器起源于上世纪70年代,自诞生以来就是光学、电子领域的前沿研究内容。由于其在机械、电子仪器仪表、航天航空、石油、化工、食品安全等领域的生产过程自动控制、在线检测、故障诊断等方面的重要用途,各国都在研制成本更低、精度和分辨率更高的光纤传感器系统。本项目研究的光纤传感器基于光纤布里渊散射,相比于其他光纤传感器,具有测量距离长、空间分辨率高、测温精度高的特点。同时,布里渊光纤传感器的系统复杂,需要硬件、软件光学系统和算法的支撑才能达到最佳表现。在硬件系统中,模数转换系统和FPGA承担了系统中最关键的数据采集、数据处理角色,直接关系到分辨率、精度、性能等最重要的参数,在整个系统中成本最高。论文以FPGA为核心,开发了光纤布里渊传感器采集控制模块,设计了4路250Mbps、14bit模数转换的软件和硬件,在FPGA中通过仿真单片机实现对高速AD芯片的配置和监控,实现了对传感信号的高速实时采集。

关键词： 动态随机访问存储器   访存行为   动态监测系统   软件开发  

摘要： 随着计算机技术的发展以及半导体制造工艺的进步，传统的动态随机访问存储器（DRAM）已经难以满足应用在数据访问中对存储器的高吞吐，大容量的需求。混合异构内存系统同时利用了随机访问存储器低延时和新型非易失性存储器（NVM）大容量的优点，在未来很可能逐渐取代传统的单一内存系统成为今后内存系统发展的主流。　　为了使混合异构内存系统高效运行，需要一个能够实时动态监控处理器访存过程，分析应用访存行为特征，并以此对内存访问行为进行指导的工具。同时，也有必要设计一种有效的页面管理办法来减少非易失性存储器的写入次数，将大量的读写请求迁移至效率较高的动态随机访问存储器中，以此提升内存访问效率，降低系统能耗。基于FPGA的应用访存行为动态监测系统（RMTA），通过采集RISC-V处理器访存信号对访存行为进行监测与收集，实现了动态感知应用访存行为的功能。设计了全新的页面信息记录模块与维护策略记录采集到的应用访存信息，并以此为基础准确划分冷热内存页面，为DRAM/NVM混合内存架构重构和内存热页迁移提供了必要的决策信息。此外，RMTA通过添加处理器总线采集模块实现RISC-V访存指令获取，相对于硬件计数器、软件仿真等方式，具有准确、快速、不失真的优点。　　由于传统的x86和ARM架构商业授权过于昂贵，源码难以获取，而全新指令集架构RISC-V具备开源免费、开发复杂性小、开发周期短等优势，应用访存行为动态监测系统将基于RISC-V指令集架构构建一套片上系统（SoC）并在模拟混合内存环境下进行FPGA验证。实验结果表明，在模拟混合内存环境下，相较于传统单一内存系统的硬件仿真系统，RMTA在模拟混合内存系统中的访存速度表现出很大优势，性能约提升43%。

关键词： 水质检测   专用光谱仪   C-T结构   S11639-01探测器   FPGA芯片  

摘要： 随着水质检测技术的发展,光谱法在水质检测领域得到越来越广泛的应用。为适应实际水质检测的需要,诞生了光谱实时在线检测水质系统,该系统的核心设备之一就是光纤光谱仪,而目前市面上专用于水质检测的光纤光谱仪还较少,因此设计专用于水质检测的光纤光谱仪硬件仍具有重大的现实意义。本文基于紫外—可见光水质检测原理,从光谱实时在线检测水质技术对光纤光谱仪实际需求出发,参考国内外通用光谱仪硬件设计,提出了专用于水质检测的光谱仪的硬件开发方案。开发的内容涉及机械结构、控制电路、下位机控制程序三个方面:(1)在机械结构方面,通过使用Zemax优化光路结构、设计多膜阶跃型滤光片消除高级次衍射光、根据Tracepro仿真结果合理增设遮光阑改善杂散光等手段,完成了一种低成本、宽光谱范围(187～1028nm)、外形尺寸仅为120×115×53mm、分辨率小于1.2nm、采用交叉对称C-T结构的水质检测专用光纤光谱仪样机的机械结构设计。(2)在电路设计方面,根据水质检测的实际需要,围绕S11639-01线性CMOS探测器,以EP4CE6E22C8N为主控芯片,完成了一种能够高速实现光谱数据采集、传输、A/D转换以及通过USB2.0上传,并且具备控制脉冲氙灯功能的光谱仪控制电路设计,完成了相应的PCB板制作,分析了设计中的问题。(3)在下位机控制程序方面,采用Verilog硬件语言,通过逻辑时序分析,完成了一种能够驱动CMOS探测器进行光谱采集、实现光源控制、进行数据缓存和实现USB通信并具备异或校验功能的水质检测专用光纤光谱仪样机的下位机程序设计。最后,搭建了试验平台,进行了光谱仪样机的性能测试,并用三阶多项式拟合了像元和波长的关系,完成了样机的波长定标;验证了设置积分时间功能,分析了样机测出来的光谱数据。

关键词： Elliptic curve cryptography   Karatsuba multiplier   crypto-accelerator   crypto-processor   scalar multiplica-tion   field-programmable gate array  

摘要： Elliptic curve cryptography provides a widely recognized secure environment for information exchange in resource-constrained embedded system applications, such as Internet-of-Things, wireless sensor networks, and radio frequency identification. As the elliptic-curve cryptography (ECC) arithmetic is computationally very complex, there is a need for dedicated hardware for efficient computation of the ECC algorithm in which scalar point multiplication is the performance bottleneck. In this work, we present an ECC accelerator that computes the scalar point multiplication for the NIST recommended elliptic curves over Galois binary fields by using a polynomial basis. We used the Montgomery algorithm with projective coordinates for the scalar point multiplication. We designed a hybrid finite field multiplier based on the standard Karatsuba and shift-and-add multiplication algorithms that achieve one finite field multiplication in m2 clock cycles for a key-length of m. The proposed design has been modeled in Verilog hardware description language (HDL), functionally verified with simulations, and implemented for field-programmable gate array (FPGA) devices using vendor tools to demonstrate hardware efficiency. Finally, we have integrated the ECC accelerator as an AXI4 peripheral with a synthesizable microprocessor on an FPGA device to create an elliptic curve crypto-processor.