课程文献中心 更多>>

关键词： 智能控制  

ISBN: (纸本)9787040514247

摘要： 本系列丛书以全国大学生智能汽车竞赛为背景，内容分四个部分：第一部分是基础知识，主要介绍全国大学生智能汽车竞赛的主要形式、竞赛规范和赛场纪律、竞赛流程；第二部分是硬件设计部分，主要介绍本竞赛所需的电源电路设计、电机驱动电路设计、测速模块设计、陀螺仪和加速度传感器电路设计、单片机最小系统设计、辅助外设电路设计，以及PCB实体电路设计；第三部分是软件设计部分，主要围绕本竞赛所使用的K60系列MCU的软件设计进行讲授，包括时钟和中断系统、端口与引脚控制、定时器、串行协议通信、A/D转换模块等的软件设计，以及智能车系统软件设计；第四部分是系统设计部分，按照本竞赛分组类别，分别分为摄像头车系统设计、平衡车(光电组)系统设计、电磁车系统设计、电轨车系统设计。本系列丛书以大学生科技竞赛课程化建设为目标，以电子信息类专业课程知识为基础，同时涵盖自动控制、模式识别、传感技术、汽车电子、电气、计算机、机械与汽车等多学科专业知识，可作为各类大学生科技竞赛、探索性实践训练指导书和教学的参考教材。

关键词： 粘滞系数测量仪   强迫振动   硬件设计   控制系统  

摘要： 粘滞系数的精确测量对科学研究和工业生产有着重要的作用,粘滞系数测量的方法有很多种,而关于强迫振动法测量液体粘滞系数的研究较少,且同类仪器测量精度不够高,本文设计了一种基于强迫振动法的液体粘滞系数测量仪,主要研究内容如下:(1)基于粘度的基本概念,分析了温度和压强对液体粘滞系数的影响。建立了强迫振动下粘滞系数测量的动力学方程,并通过MATLAB计算得出测量过程中振动系统的运动规律。对双路信号相位差的精确测算是强迫振动法测量液体粘滞系数的关键,本文采用精度较高、计算量较小的全相位FFT法测量相位差,提高了仪器的测量精度及响应速度。(2)根据强迫振动法粘滞系数测量原理及流程,设计了粘滞系数测量仪的机械结构和控制电路。在机械结构中,倒扭摆下部试样杯与感测头中心轴线的重合是粘度感测的关键,为提高仪器运行可靠性,设计了试样杯感测头中心轴线图像校准系统。在控制电路中,主要设计了振动系统内耗值测量电路和硅光电池步进电机自动调零电路。(3)基于LABVIEW平台搭建了粘滞系数测量仪的软件控制系统,实现了驱动信号的发送、硅光电池信号的接收、信号的波形显示、数据的分析处理以及存储等功能。在信号处理方面,结合了MATLAB实现对双路信号的小波去噪、相位角测量以及对图像的分析计算。控制系统实现的功能较多,本文针对不同的功能需求,并依据实验测量流程设计了强迫振动、自动调零和图像校准三个子系统。对测量系统进行软硬件联合调试后,按照自动调零、图像校准、强迫振动的步骤对不同温度下的试样进行测量实验。通过分析实验数据表明,本文设计的粘滞系数测量仪具有一定的有效性和实用性。

关键词： 组合导航系统   现场可编程门阵列   数字信号处理器   多数据源   时间同步  

摘要： 随着当今世界战争形势的转变,局部战争频发,武器弹药的精确制导化成为当前各国的研究热点,目前,基于INS/GPS的组合导航系统由于能弥补单独导航系统的不足而备受青睐,然而由于组合导航系统应用环境的恶劣性,所设计出的组合导航系统必须能进行数据的快速实时采集和处理,而数据的采集、处理能力与硬件平台的搭建密不可分,因此对系统的硬件平台设计提出了更高的要求。根据弹载应用环境和组合导航系统的功能需求,设计了基于TMS320C6748与XC6SLX16的组合导航系统小型硬件平台。本文首先通过对弹载组合导航系统的应用环境和功能需求进行分析,确定了以DSP、FPGA分别作为核心数据处理芯片、控制芯片的硬件系统总体设计构架,对组合导航系统中各个模块的电路设计和软件程序设计进行了详细介绍;然后对组合导航系统中惯性器件间数据不同步问题和IMU/GPS数据不同步问题的产生机理和危害进行了详细分析,针对惯性器件间数据不同步问题进行了matlab下的高动态轨迹仿真试验,试验证明即使毫秒级别的误差也会对弹体轨迹产生百米级的影响,验证数据同步的必要性,并提出了惯性数据同步方案,而针对IMU/GPS数据不同步问题提出了详细的误差补偿方法。最后通过微惯性测量单元的标定实验证明本文设计的硬件平台能实现数据的正常采集、导航解算和存储功能;通过多次惯性车载试验和多次组合导航车载试验,证明提出的惯性数据同步方案、IMU/GPS数据同步方案能有效降低系统的导航误差,提高了组合系统的导航精度。多类型试验表明,本文设计的组合导航系统能满足设计需求,具有一定的工程应用价值。

关键词： 短波   超短波   数据链   测试仪   遥控  

摘要： 针对一体化UHF/VHF/HF频段一线数据链测试仪的硬件设计及工程实现进行了研究,在梳理一线数据链测试仪使用需求的基础上,立足现有成熟技术,采用模块化和组合化的设计方法,通过合理划分和共用模块,克服了由于短波和超短波的频率特性差异造成的硬件共用程度相对较低等问题,既满足了小型化和便携式的要求,又提高了设备的维护性、降低了研制风险。为降低数据链系统测试时对人员数量的要求,提高易用性,采用了无线遥控测试功能,经工程实践证明,可满足实际使用需要。

关键词： 移动通信   调制识别   ATCA   FPGA   DSP  

摘要： 随着无线移动通信技术的不断发展与应用,调制识别系统已经广泛应用于信息截获、干扰识别以及电子对抗等领域。随着频谱资源稀缺问题的日益严重,频谱资源占用分析为调制识别系统提供了新的应用场景。ATCA平台是面向下一代通信及数据网络应用而设计的基于模块化结构的硬件架构,基于ATCA平台搭建的硬件系统相比其他平台系统,在可靠性、灵活性、兼容性以及开发难度上具有明显的优势。本文依托于国家重大科技专项,研究频谱使用率评价场景下的调制识别系统的硬件设计。文中首先分析了调制识别系统对硬件部分的功能需求,并基于需求提出了硬件结构设计。然后对硬件系统内部各模块进行了设计,并基于ATCA平台完成了硬件系统实物搭建。接着通过对FPGA和DSP的编程设计,完成了硬件系统的嵌入式软件实现。最后提出了硬件系统的测试评估方法,并验证了系统能达到目标性能。文中主要研究内容包括调制识别系统硬件部分总体结构的设计、硬件各模块的设计、硬件系统的搭建、系统的嵌入式软件设计以及系统的性能评估方法。

关键词： The 1st generation Beidou navigation positioning system   marine buoy   communication terminal   hardware  

摘要： Aiming at the actual situation of marine buoy data monitoring and the problems of poor anti-interference performance, low fault tolerance coefficient and high energy consumption in current communication system, the hardware design of marine buoy data communication terminal based on the 1st generation Beidou navigation positioning system is proposed. Based on the marine buoy system, the overall structure of communication terminal is designed. The main components of the hardware are Beidou communication module and wireless network communication module, and the auxiliary parts are antenna and power supply module. The long-distance part uses the inherent data transmission mode of Beidou navigation system to communicate, while the short-range part uses the radio network communication protocol to complete the data transmission. There are two UART interfaces in the hardware, one is connected with the auxiliary cabin, which is responsible for receiving the related data of the auxiliary cabin, including azimuth, attitude and pressure sensing, and the other UART interface is connected with the Beidou communication module, which is responsible for receiving positioning and navigation data and transmitting remote data. The experimental results show that the design has high signal-to-noise ratio, strong fault-tolerant performance, high positioning accuracy and communication success rate, low energy consumption and perfect performance.

关键词： 铜闸阀   自动化生产线   硬件设计   软件开发  

摘要： 随着国民经济的发展和“一带一路”、“南水北调”等国家战略的实施，我国在基础设施建设方面将会迎来新的发展机遇。阀门作为基础设施建设过程中必不可少的流体控制设备，也将迎来巨大的市场需求。虽然我国目前是阀门生产数量最多的国家，但是在阀门生产工艺创新和阀门自动化生产线的设计方面还相对落后，这已经严重制约了我国阀门行业迈向高端制造的步伐。　　本文根据DN15型铜闸阀阀体加工工艺要求，分析了目前国内外主要阀门生产企业的阀体加工生产线现状。基于铜闸阀密封面内外三度加工理论，研究了铜闸阀密封面质量控制的关键因素。结合江苏省某铜闸阀加工生产线的实际，分析了各生产工序间的相互影响和约束关系。基于集散控制理论，设计了一条DN15型铜闸阀阀体自动化生产线。根据生产环境的不同要求，该生产线将生产过程分为了冲压过程和精细加工过程，本文分别对两个过程的软件设计和硬件设计做了说明。为解决工件重复装夹的问题，设计了圆环式旋转加工平台。控制系统采用可编程控制器（PLC）作为主要控制单元，利用视觉引导技术实现对机械手的引导控制。结合触摸屏和上位机上的组态软件，在各工序之间建立起基于PC Link网络的通信系统，实现了对整个加工生产线的监控、产量控制、质量筛查等目标。　　通过实际生产验证，该自动生产线可以有效提高DN15型铜闸阀阀体生产线的自动化水平和加工效率，提升了产品质量，大幅降低了生产成本和劳动强度，具有一定的市场推广意义。

关键词： 超低功耗   单片机   在线诊断   智能阀门定位器  

摘要： 本文主要设计开发了一种基于超低功耗单片机的在线诊断智能阀门定位器硬件,通过对该定位器功能系统结构进行分析,实现了A/D转换、压电阀控制电路、显示组成的硬件系统,并对该系统性能进行研究分析,旨在能够为类似研究提供可参考价值.

关键词： 高精度示波器模块   噪声分析   低噪声   时钟抖动   抗混叠滤波器  

摘要： 示波器作为工程师不可或缺的重要工具,其最基本的原理是将被测信号波形可视化,使用户直接获取信号的幅度与时间特性曲线。伴随着电路系统不断复杂化,电路各项指标要求越来越苛刻,用户对信号波形细节越来越关心。这必然要求示波器具有更高的垂直分辨率以及足够的测量精度。传统基于8位模数转换器的示波器本身受到量化噪声和硬件本底噪声的影响,即使通过数据处理方式提高测量分辨率,使用时也存在很大局限性,很难实现真正意义上的高精度测量。因此,从硬件角度入手,通过提高信号调理通道的信噪比水平以及提高采集电路输出数据有效位数是高精度示波器技术研究的关键所在。本课题主要从提高信号调理通道信噪比和提高采集电路有效位数两方面着手设计了高精度示波器模块的硬件电路,底噪仅有0.1%满量程的高精度示波器具有出色的精确测量性能。本课题的研究内容主要包括以下几个部分:1)高精度示波器模块信号调理通道及采集电路噪声分析:分别建立了电阻热噪声模型和集成运放的等效输入噪声模型,并在此基础上建立了运算放大电路等效输入噪声模型;推导了基本运算放大电路的噪声计算方法;研究了采集电路与信号调理电路噪声分配关系,并根据系统总体噪声指标要求,对采集电路与信号调理通道的噪声水平提出指标要求。2)高精度示波器模块低噪声信号调理通道设计:围绕高精度示波器模块低噪声、大动态范围、高精度、高带宽等指标要求分析设计了信号调理通道的无源衰减网络、阻抗变换电路、可控增益放大电路、固定增益与偏移调节电路、ADC驱动器等功能电路模块;并分别计算了各模块的噪声水平和电路总的噪声水平。3)高精度示波器模块高有效位数采集电路设计:分析了ADC采样时钟抖动对采集系统有效位数的影响,并根据采集电路的指标要求对采样时钟性能提出要求;结合时钟电路设计软件分析设计了低抖动采样时钟电路;为避免ADC采样过程中信号带外高频噪声与有用信号发生混叠,降低采集电路输出数据有效位数,分析设计了ADC前端抗混叠滤波器。

关键词： 数据回放   JESD204B   可持续   时钟抖动  

摘要： 信号回放模块作用是将采集或者模拟产生的数据提取、重现的过程,多被运用雷达系统或者测量系统。与信号回放相对应的是数据采集系统,而现在采集系统的采样率和存储深度可以做到很高的指标,迫使信号回放系统必须具备更高的回放速率和更长的可持续回放时间。由于高速DAC的飞速发展,回放速率理论可以做到GHz级别,但是,由于硬件模块可以缓存的数据容量非常有限以及工控机总线下发数据带宽有限制,那么必然导致可以持续回放波形的时间很短。因此,为了提升信号回放时间,海量数据可持续回放研究成为了热点以及难点。信号可持续回放首先要求高带宽的通讯总线,PCIe协议经过多年的发展,已经推出了第三个版本,被广泛运用于各种高速通讯场合。高回放速率对DAC的数据接口提出了更高的要求,JESD204B接口的传输速度快,数据管脚少,已逐渐取代LVDS接口,被广泛应用于高速DAC。基于以上情况,本文对高速信号可持续回放进行研究并设计一种海量数据可持续回放模块硬件电路,具体工作内容如下:1、回放模块电路设计。波形回放系统旨在精确的展示原波形的所有细节,要求对所有波形数据点逐次回放,故确定基于直接数字波形合成(DDWS)技术搭建回放系统硬件平台。通过回放速率和分辨率指标计算数据传输带宽,对比高速接口实现方案,最终通过采用“PCIe+FPGA+DAC”的结构实现硬件设计。然后,根据主要指标,进行了需求分析。研究传统的波形回放板卡回放时间不足的原因,提出了用FPGA实现数据缓存,实现海量数据可持续回放的方案。并且,确认选用JESD204B接口DAC,简要介绍了该接口,并根据JESD204B系统的时钟要求确定了低抖动时钟产生方案。在实际应用中进行具体设计,完成系统的硬件电路设计。2、FPGA逻辑设计。进行FPGA逻辑编写,实现FPGA与上位机进行通信,上位机通过PCIe总线向FPGA发送波形数据和波形回放命令等。将PCIe DMA的AXI4接口数据进行宽度和时钟转换后进行格式映射,送给DAC发送端,同时完成JESD204B发送端代码设计以及板级芯片逻辑配置。3、测试与验证。搭建了用于测试本设计的软件和硬件测试平台,对主要的功能和指标通过不同的方式进行了测试,主要包括海量数据发送的正确性、连续性测试以及最终输出模拟信号质量的测试。通过对测试结果的分析,验证了本文可持续回放方案的合理性、可行性。