关键词:
数字预失真
线性化
收发机
数字调制
摘要:
随着通信系统的发展,数据吞吐速率不断增长,即将进行商用的第五代移动通信5G系统速率将高达10Gbps,这对于无线通信系统中的信号带宽也提出了更高的要求。但是在基于频分复用的通信系统中,功率放大器所带来的非线性特性和记忆效应将会引起严重的非线性幅度和相位失真。目前使用数字预失真方案可以很好补偿功率放大器在高效率工作状态下的非线性失真。为满足数字预失真实验平台需求,首先设计了一套基于数字中频的数字预失真硬件平台,并完成相应的软件开发。数字预失真硬件平台支持超过210MHz的DPD信号分析带宽,包括数字基带处理系统,ADC和DAC模块,时钟模块,调制和解调模块等。ADC和DAC模块分别输入和输出中频信号,数据速率为737.28MSPS,转换器分辨率16比特,基于JESD204B协议与数字基带处理系统中的FPGA高速互联。在PC和FPGA之间,基带数据的接收和发送利用网口和TCP/IP协议实现。调制和解调模块完成信号中频和射频之间的变换。系统实测性能良好,符号速率为92.16 Msym/s的16QAM发射信号EVM为0.98%,级联接收解调信号的EVM为1.5862%。其次,在基于数字中频的宽带数字预失真硬件平台上,完成了数字预失真实验验证。实验验证结果表明,100.8MHz的OFDM信号,预失真前测得ACPR为的-35.0dBc,使用记忆多项式模型进行优化后,ACPR为-44.3dBc,此时DPD模型精度NMSE为-34.719dB。最后,为满足5G系统中更大DPD信号带宽的需求,本文设计了一块双通道宽带射频采样子板,并完成了软件调试。该子板包括时钟分配芯片,基于射频采样的双通道的高速ADC和DAC芯片等,采样速率超过2GSPS,分析带宽约1GHz,采用JESD204B串行接口和FPGA连接,串行速率超过10Gbps。测试结果表明该系统支持大于500MHz的带宽。当发射通道和接收通道的信号位于第一奈奎斯特区域时,宽带码率为552.96Msym/s的调制信号的EVM分别为1.8052%和2.344%。