课程文献中心 更多>>

关键词： 加速器   事件定时系统   硬件设计   性能测试  

摘要： 定时系统是大型粒子加速器的重要子系统，能够为加速器提供触发脉冲和时钟信息，使加速器各个设备按照一定的时序有序运行。北京正负电子对撞机重大改造工程BEPC-Ⅱ，基于事件定时商业产品构建了定时系统，运行一直平稳良好。但商业定时产品也存在一些不足，例如不能产生BEPC-Ⅱ所需要的回旋频率499.8MHz/402等。　　为了更加深入地掌握事件定时的概念和原理，同时改进商业定时产品的一些不足，更为了能自如设计实现新建加速器如高能光源(HEPS)的定时系统功能，笔者从设计PCB板卡入手，研究了实现加速器事件定时系统的硬件技术，实现了加速器所需要的基本定时功能。主要工作有:设计了两版PCB，优化了芯片供电设计、PCB板层划分和电容器布局等，最终性能与BEPC-Ⅱ所用商业产品相当;深入掌握了FPGA串行收发器的各项性能特点，利用Xilinx FPGA串行收发器的特有性能，采用“重启法”实现了事件定时系统的同步层;实现了多种时钟、脉冲触发等一般功能;基于BEPC-Ⅱ定时系统软件，研制了自研板卡的实时控制软件。　　此外，针对粒子加速器的一些需求，实现了BEPC-Ⅱ所用商业产品没有的功能:通过FPGA设置可以同时产生多个重复频率，而不必依赖高性能的实时操作系统;利用多种方法产生了BEPC-Ⅱ所需的回旋频率499.8MHz/402，亦可实现对参考时钟499.8MHz的任意整数分频;能够实现对输出脉冲的精细延迟，步长5皮秒。　　经过实验室对比测试，笔者设计的定时板卡的时间抖动与BEPC-Ⅱ所用商业产品相当。笔者设计的板卡的精细延时功能和BEPC-Ⅱ回旋频率时钟，在BEPC-Ⅱ的十号实验厅和十五号实验厅开展的实验中得到了应用，证明了自研板卡与商业板卡的兼容性;也证明了板卡可以在线使用。

关键词： 卡尔曼滤波   可重构计算   多路并行   矩阵求逆   LU分解  

摘要： 卡尔曼滤波算法是经典的滤波算法,将状态空间的概念映入到信号滤波的计算当中来,同时可根据过去的状态结合新的观测输入值对滤波的估计值进行优化,在雷达滤波、机器人控制、导弹制导、无人车导航等领域有着非常广泛的运用。国内外学者目前的研究主要集中在滤波的实时性、精确性和算法优化上,本文采用可重构的设计方法对卡尔曼滤波算法硬件实现的关键技术进行了研究。本文围绕卡尔曼滤波算法,主要完成以下两方面工作:第一,本文基于可重构技术设计了一款卡尔曼滤波硬件加速器,整个滤波加速器采用同一套计算资源和存储资源,利用可重构控制器针对不同状态下的计算网络和存储网络进行相应重构,相比现有的卡尔曼滤波硬件实现资源利用率提高了 40%—50%。第二,针对卡尔曼滤波算法中的矩阵求逆运算,本文设计了一种基于LU分解的矩阵求逆硬件实现模块,针对矩阵求逆中的三角矩阵求逆本文提出了多路并行的硬件实现方案,以两路并行为例相比传统的矩阵LU分解运算速度提升了0.95倍,针对卡尔曼滤波当中矩阵加法、矩阵乘法的硬件实现均采用三路并行流处理的设计方式,相比传统的电路实现方法性能提升了 1.8倍。此外,我们还对卡尔曼滤波硬件加速设计进行了性能评估,测试结果表明本文设计的硬件实现方案在滤波运算的精度、滤波效果上都可以很好的满足伺服控制系统的应用需求。

关键词： 专用集成电路   脑机接口   现场可编程门列阵   硬件设计   软件开发  

摘要： 脑机接口是一种在人脑和机器之间建立通信和控制通路的技术，它不依赖于人体自身的神经和肌肉组织，而是直接通过脑电信号来与机器进行交互。在过去40年间，脑机接口技术的飞速发展为它在医疗健康、生活娱乐、军事安防等领域的应用提供了广阔潜力。但由于脑电信号信噪比低、脑电处理算法复杂等因素，目前常见的脑机接口系统主要基于实验室条件实现，无法真正满足脑机接口移动便携处理的实际应用需求。　　基于脑机接口移动、智能、低功耗实现的需求，本论文针对常见的脑机接口算法进行了研究分析，设计了一种异核架构的脑机接口专用集成处理电路，并在FPGA上进行了实现。然后基于此FPGA搭建了两种脑机接口验证系统，分别实现了HDCA算法和FBCCA算法，对该处理器功能进行了正确性验证。　　本论文的主要研究内容和成果如下:　　(1)分析常见的脑电特征提取算法和分类算法的计算流程，寻找其相似性，归纳并提取出了这些算法中关键的数学算子——矩阵乘法和特征值分解，为后续脑机接口专用处理器的硬件设计提供理论支撑。　　(2)由于脑电信号处理运算复杂、多参数与高内存需求的特点，本论文采用CPU+DSP+MLA为脑机接口专用处理器架构，其中CPU实现算法数据调度，DSP实现除矩阵乘法外的基础数学算子的计算，MLA实现算法加速。随后针对脑机接口算法中关键的矩阵乘法步骤设计了硬件矩阵乘法器，提升矩阵乘法计算速度。最后该脑机接口专用处理器在FPGA进行了实现，其中CPU主频为100MHz，DSP主频为200MHz　　(3)为了验证所设计的脑机接口专用处理器对不同脑电信号处理算法实施的正确性与兼容性，本论文分别设计了基于P300的RSVP图像快速分类系统和基于SSVEP的脑电打字系统，并分别进行了软件系统设计与实现。实验证明，基于P300的RSVP图像快速分类系统能够正确对采集的脑电信号实现处理与判别，并且判别误差相比于PC端系统平均仅低2.1114％，此外定点化实现的软件系统计算速度为浮点数软件系统的5倍;基于SSVEP的脑电打字系统字符反馈正确率为97.58％。因此证明了该脑机接口专用处理器能够实现两种不同的脑电信号处理算法，从而具有一定的兼容和通用性，也证明了异核架构的合理性。　　本论文的工作为未来实现低功耗移动脑机接口的系统集成提供了依据和参考。

关键词： 控制系统   Dalin算法   硬件电路设计  

摘要： 本文研究并设计了一个由运算放大电路实现的89C51单片机、ADC、DAC等控制对象组成的计算机单闭环反馈控制系统.使用Dalin控制算法,在硬件电路设计中将89 C51最小系统添加到模拟电路(使用ADC0809等)和模拟电路(使用TLC7528和运算放大器等), 由运放实现对象控制.

关键词： 证件信息采集   接触式传感器   可编程逻辑门阵列   数据传输   图像预处理  

摘要： 在车站、码头、机场和酒店等场合,往往需要基于身份证卡对持有人进行身份验证。身份验证过程,首先需采集证件图像、读取证卡电子信息,进而实现信息自动识读、证件真伪鉴别和人证合一验证。在这个过程中,图像信息、电子芯片信息的获取是关键环节,但传统的证件信息采集设备存在设备体积大、支持证件种类少和采集信息少的问题,因而本文开展多类身份证卡综合信息采集设备的硬件系统设计。首先,本文分析了身份证卡综合信息采集设备的硬件系统技术需求,设计一套基于CIS(接触式传感器)的硬件技术方案。本文设计完成了图像传感器的接口电路,解决了CIS时序控制和模拟数据量化问题;采用支持多种证件的读卡器方案,解决了传统证件信息采集设备支持证件种类少及结构复杂问题;并针对USB(通用串行总线)传输速度不稳定问题,在硬件中采用双缓存设计,提高了数据传输稳定性。基于VHDL硬件编程语言,实现了CIS采图控制、模数转换器配置及采样控制、数据拼接和实时传输;针对图像存在竖条纹问题,通过分析CIS工作特性及噪声来源,设计了可应用于FPGA(可编程逻辑门阵列)的图像校正算法,提高了图像质量;针对采集到的紫外图像特征不明显问题,设计与实现了一种RGB(红绿蓝)三通道的图像增强方法,在FPGA中快速突出证件紫外防伪特征。证件信息采集设备硬件系统设计完成后,与系统软件、算法进行联调测试,测试结果表明,该硬件可稳定工作、可采集证件的白光、红外和紫外图像、支持多种证件芯片信息读取,各项功能、性能达到预期要求。

关键词： 智能门锁   控制系统   硬件设计   物联网   远程服务端  

摘要： 随着物联网技术的不断发展，物联网的应用领域不断扩大，在智能家居方面的应用尤为显著。传统的家电产品与物联网技术结合成为了智能家电，实现了无线远程控制，并且可以通过手机客户端进行多种操作。智能门锁作为智能家居中的代表之一，常用于个人家庭住宅中。由于智能门锁的安全性高于传统的机械门锁，并且免去了携带钥匙和手动开锁的麻烦，因此智能门锁的使用逐渐普遍起来。而对于一些大范围适用场所如高校教学楼、宾馆等，其教室或房间较多，传统的管理方式较为繁杂，因此需要一套智能门锁控制系统进行方便管理。鉴于市面上的智能门锁都是以个人住宅为主，对于上述场所缺乏一套集群化的楼宇管理式智能门锁控制系统，本文以高校教学楼的管理为背景，研究开发了适用于高校教学楼管理的智能门锁控制系统。该系统由三部分组成，分别为智能门锁、手机客户端和远程服务端。　　智能门锁是系统组成中的硬件部分，对智能门锁的设计包括了机械模块和硬件电路模块的设计。机械模块包含了锁芯、锁舌、滑动导轨及齿轮齿条等机械部件，硬件电路模块由主控芯片、物联网模块、步进电机等组成，最终实现了智能门锁的手动和远程控制。　　手机客户端是智能门锁的控制端，客户端基于安卓平台开发，使用Java语言编写。结合高校教学楼的管理模式，客户端实现了管理员登录、远程控制、权限管理及通知等功能，满足了对教学楼的管理需求。为了保证客户端的使用安全，对登录验证的账号密码采用了AES算法加密。　　远程服务端是智能门锁控制系统的核心，为了保证服务端的功能稳定性，该远程服务端基于JavaEE企业级平台开发，采用了SpringMVC架构设计。服务端通过Servlet接口程序处理客户端请求，采用Socket通信方式与智能门锁建立连接，实现相互通信。　　本文对服务端的Socket连接使用了线程池管理调度的方法，在满足稳定工作的前提下实现了对上千个Socket的连接处理，完全满足高校教学楼管理的使用需求。为了维持Socket连接，在服务端和智能门锁之间建立了心跳包机制，为了应对智能门锁由于异常情况下导致与服务端连接断开，在智能门锁控制系统中建立了异常处理机制，实现了智能门锁与服务端自动进行重连，有较好的容错性。

关键词： 相控阵雷达   DBF   FPGA   硬件设计  

摘要： 近年来,随着集成电路工艺技术和高速信号处理技术的发展,雷达系统朝着小型化、智能化、数字化方向发展,因此,相控阵雷达成为研究的热点。数字波束形成技术(DBF)拥有动态范围大、实时性高、可以自适应抗干扰等优点,因此被广泛应用于相控阵雷达信号处理。本文以C波段小型相控阵雷达项目为背景,首先介绍了基于数字波束形成技术(DBF)相控阵的研究背景与意义、研究的现状与进展及论文的主要安排;其次介绍了数字波束形成的相关理论,并基于MATLAB完成了雷达信号波形设计仿真及数字波束形成设计仿真;然后根据硬件系统的功能和性能需求,完成基于FPGA的十二通道DBF平台方案的设计,对DBF平台所涉及的各个主要器件及整个平台所需的电源进行了详细的原理图及PCB设计,并对其功能和性能进行了测试;最后在FPGA里对信号波形产生、DDC、波束形成、波束收发控制、数据传输这五个模块进行了设计,完成了整个系统的实现。同时搭建系统测试环境,分别对发射和接收波束进行了测试,验证了DBF的功能的正确性。

关键词： 家居控制系统   硬件设计   软件开发   功能模块  

摘要： 随着云计算技术的发展，控制设备需要处理的数据日益增多，因此大多数设备厂家硬件方面采用“云”、“管”、“端”一体化解决方案，“云”即云计算，“管”即通信网络，“端”即传感器;软件方面利用Iaas（基础设施即服务）的云资源，在Paas（平台即服务）搭建具有可扩展、安全组件的系统平台，Saas(软件即服务)面对使用者提供APP或网页版服务。这种模式中大多数的设备授权、绑定、数据存储、运算和决议计划都交由“云”来处理的，一旦“云”平台被黑客攻陷，容易造成非常严重的后果。因此，另辟蹊径设计基于PSTN的家居控制系统可以很好地解决这种问题。　　本文主要对数字化的智能家居控制系统进行了研究和设计，通过此系统用户能够采用远程控制的方式在任何时间任何地点对家里的电器进行控制。在本文中，使用SM89A52C25P单片机与不同类型的传感器形成了一种完整的智能家居控制系统。整个系统主要包括电路硬件、控制软件等部分的设计与实现工作。完成的主要工作总结如下:　　(1)论文突出性价比、可靠的远程控制概念，采用RTX51Tiny版操作系统平台，搭载单片机+DTFM模块的模式，实现了快速而安全的远程控制系统。　　(2)完成基于SM89A52C25P的系统硬件电路设计和主控制软件以及底层各个模块驱动软件的编写，使得系统正常运行。　　(3)论文设计方案利用声音频率进行控制信号编码，通过PSTN网交互数据，提高了系统的安全性与数据传输QOS特性。　　本文结果证明，基于单片机的智能家居控制系统具有使用简单、控制灵活、精度较高，能保证系统具有较高的可用性。

关键词： 数据采集   微弱信号   自适应滤波   可调带通   选频  

摘要： 数据采集技术在电子通信、声呐探测、光磁学分析等领域被广泛应用。近年来,随着上述领域的不断发展,对数据采集技术的精度要求越来越高,弱电、弱磁、微光、微声等微弱信号的检测成为了数据采集技术的一个重要发展方向。本论文主要针对微伏(μV)级微弱电压信号,将实现宽频带(100kHz)微弱信号的高精度采集(直流精度0.2?FSR,交流精度2?FSR)作为课题的主要目标。为实现这一目标,本文将窄带滤波器与可调带通滤波器相结合,设计了基于LRC谐振电路的可调带通滤波器,并采用自适应滤波算法作为可调滤波器的控制算法,提出了基于自适应滤波的微弱信号采集方案。基于此方案,本论文进行的主要工作如下:1、根据设计需求,确定了系统指标,给出了总体设计方案和模块划分,明确了以经典滤波与自适应滤波结合的滤波电路设计;2、使用可变增益放大器(VGA)、Sigma-Delta型模数转换器(ADC)、可编程门阵列(FPGA)、静态随机存储器(SRAM)等器件进行电路设计,明确了器件选型,并结合器件特性,编写了对应的Verilog代码;3、为遏制宽带噪声,提高自适应滤波模块的选频特性,基于LRC谐振电路设计了低频段可调带通滤波器结构,该结构借助新型可调电容器实现,解决了变容二极管控制通道与信号通道共用所导致的频率偏移问题,降低了信号失真率;4、由于单个可调电容器调节范围有限,为避免大规模电路并联,降低自适应滤波电路复杂度,采用频带分段方式和多路复用思想进行电路设计,提高了器件利用率,减小了硬件体积,缩减了实现成本。在完成上述设计工作基础上,结合各项技术指标,对相关参数进行了分析与测试,验证了本课题设计的可行性,测试结果也证明了本设计能够在100kHz带宽下实现μV级信号的高精度采集。

摘要： This Master's Thesis handles prestudy work and early hardware development that resulted in architectural definitions and prototype hardware of electronic ground support equipment. This equipment is destined to emulate the electric power consumption of the PPS5000 Hall Effect Thruster (HET), for use in satellite end-to-end tests of the all-electric Geostationary Satellite Electra, developed at OHB Sweden AB. The Thruster Emulator (TEM) was defined through a resulting compilation of intricate interdependent components that interface the satellite power system and the thruster, which yielded an architecture development to support some basic predefined emulator requirements. This architecture was then analyzed to form a base-line conceptual function of the emulator system, which incorporates the entire HET functionality. Six primary HET impedances were defined, of which the three most complex impedances were investigated fully. For the primary thruster discharge, research is shown of the complexity of implementing advanced electronic load hardware directly to the satellite's 5kW power system with respect to the transient primary plasma discharge during thruster start up, and with limitations on the electronic load reducing emulator-thruster similarities. Additionally, a fully functional plasma ignition emulator prototype circuit board was built to be used in the final hardware of the TEM to emulate the external HET cathode start-up functionality. Finally, a feasibility study for designing a possible solution for the large PPS5000 electromagnet impedance was performed, resulting in the manufacture of two prototype inductors with unsatisfying performance results according to the design requirements.