关键词:
任意波形发生器
高采样率
通道同步
数字上变频
摘要:
任意波形发生器可以根据测试需要生成自定义的复杂波形,因此得到广泛应用。但随着测试场景日趋复杂,任意波形发生器采样率、输出信号带宽等指标面临着更高的要求,同时为满足多样化的测试需求,任意波形发生器还需要具备多通道同步输出以及数字上变频等功能,而在高采样率指标要求下会增加波形数据的处理难度,从而对上述功能的实现提出更为严苛的要求。本课题将进行12GSPS采样率、2GHz带宽、具备双通道同步输出以及数字上变频功能的任意波形合成模块硬件电路的设计,具体研究内容如下:
1.任意波形合成模块硬件电路设计。分析对比DDFS和DDWS两种波形合成技术的原理与特点,选择逐点读取波形数据的DDWS作为本课题任意波形合成整体设计方案;针对大容量波形查找表的需求,分析对比市面上常见存储器的优缺点,选择存储容量为8GB的DDR3 SDRAM实现4G点的存储深度;为满足12GSPS采样率下数据传输速率的要求,选择带有JESD204B接口的DAC芯片;根据JESD204B系统时钟的要求,完成时钟生成方案的设计;最后根据上述方案,完成各模块关键芯片的器件选型以及电路设计。
2.双通道同步方案设计。本课题根据DDWS架构,分析双通道数据同步的条件,根据异步FIFO对波形数据缓存的机制,设计同步控制器实现波形数据同步到达JESD204B发送端;基于JESD204B确定性延时机制,通过寄存器回读逻辑获取链路延时参数,计算出链路调节参数并写入到DAC内部寄存器,完成DAC同步方案的设计,最终实现±25ps的同步调节精度;为进一步增强通道同步功能,设计波形样点粗调加延迟线芯片精调的延时调节方案,实现±10ns的调节范围以及250fs的调节精度。
3.数字上变频方案设计。通过配置DAC内部集成的高精度数控振荡器,实现0~5GHz载频范围的数字上变频功能;同时在FPGA内进行相关逻辑代码的编写,将波形段参数集成到指令当中,通过序列合成技术实现波形段的重复与跳转,再利用指令中解析得到的频率控制参数,控制多路NCO并行的数字上变频模块实现各波形段频率的变换,在进一步压缩波形数据存储容量的同时,提升任意波形发生器复杂信号的生成能力。
由测试结果可知,本课题设计的任意波形合成模块可以实现12GSPS采样率、2GHz输出信号带宽、4G点每通道存储深度;双通道同步偏差小于25ps,且具有延时范围±10ns、调节步进250fs的通道定时功能;利用DAC芯片内置的数字上变频功能实现0~5GHz载频范围,同时在FPGA中够实现针对序列信号的数字上变频功能。