关键词:
HEVC
帧间预测
编码单元划分
硬件设计
摘要:
高效视频编码(High Efficiency Video Coding,HEVC)作为新一代技术成熟、应用广泛的视频编码标准,在大幅提升视频压缩效率的同时,其计算复杂度也急剧增加,导致相关编码器的硬件设计与实现难度增加。帧间预测作为视频编码中压缩效率最高的一环,其算法的压缩效果与硬件设计直接影响着视频编码的编码效率与编码性能。同时,在现场可编程门阵列(Field Programmable Gate Array,FPGA)这类半定制硬件平台上研究,有利于对视频编码专用芯片的进一步研究与实现。本文旨在研究HEVC编码标准中帧间预测的算法优化与硬件实现,基于视频图像的运动特征和纹理信息对帧间预测算法进行优化,并实现了其硬件架构的设计与验证,主要研究内容如下:
首先,对帧间预测算法进行优化。本文基于图像块的运动信息,对帧间预测中编码单元(Coding Unit,CU)搜索深度范围进行预先界定,在CU划分时提前终止;基于图像块的纹理信息,减少预测单元(Prediction Unit,PU)划分中所需要计算的模式数量。通过这3种优化方向,对HEVC标准的帧间预测算法进行优化,减少CU划分与PU划分时的搜索深度遍历的复杂度,减少率失真代价计算次数,从而优化算法的编码时间,提升编码效率,并利于在硬件中实现。
接着,验证优化算法的编码效率与编码性能。与标准编码软件(HEVC test Model,HM)16.0中的标准算法相比,本文算法在低延时配置下编码时间减少了51.9%,而码率只增加了1.2%,峰值信噪比减少了0.055d B;在随机存取配置下编码时间减少了57.8%,码率增加了0.9%,峰值信噪比减少了0.069d B。因此,本文算法在大幅减少编码时间的同时,基本保持了视频编码质量,有效地降低了帧间预测的计算复杂度。
最后,实现了帧间预测模块的硬件架构设计与功能验证。对运动估计模块、最优块划分模块和变换量化模块这3个核心模块进行了硬件设计实现与验证,并对帧间预测模块进行了整体的设计验证。