课程文献中心 更多>>

关键词： 触摸按键   微控制单元   工作原理   硬件设计   软件设计   软件调试   灵敏度   参数设置  

摘要： 触控微控制单元(MCU)具有灵敏度高、稳定性好和功耗低等优点,因而在智能家居领域得到了广泛的应用。对智能温控烤箱触控MCU设计方案进行了研究。首先,对比了触控MCU和触控IC方案之间的差异;其次,阐述了MCU的原理;然后,展示了MCU软、硬件设计方案;最后,介绍了触控按键软件调试方案,并通过测试实例,总结了参数调试的难点,对于提高触控MUC产品灵敏度的和用户体验具有一定的借鉴意义。

关键词： 智能车载终端   智能交通   硬件平台设计   功能实现  

摘要： 本文从智能车载终端系统总体设计角度出发,基于对智能车载终端硬件平台设计阐述了硬件结构设计要点与模块芯片选型以及电路设计要点,并就终端功能的实现解析了软件系统工作流程、无线通讯模块功能实现以及定位模块的数据解析要点,以期能够为同行业工作者提供一些帮助。

关键词： 植保无人机   硬件电路   神经网络算法   控制系统   自适应能力  

摘要： 针对现有的植保无人机操控较为复杂的现状,基于神经网络算法进行了硬件电路设计。植保无人机的主要组成包括控制结构、承力结构、升力结构和喷洒结构。为了提高多旋翼无人机的性能,采用BP神经网络对其控制系统进行设计,包括建立模型辨识控制器和逆模型控制器,以达到对多旋翼植保机辨识和控制的要求。为了验证该植保无人机的性能,对其进行控制性能和喷药试验。试验结果表明:植保无人机控制系统具有良好的自适应控制能力,喷药过程稳定,能够满足客户要求。

关键词： 车身域控制器   车载以太网   G9X处理器  

摘要： 车身域控制器是汽车电子系统根据功能划分的各功能块的控制核心,其内部网络通过CANFD/CAN或者FlexRay通信总线连接到中央网关控制器,能实现车身控制器的基本功能,包括灯光控制、雨刮控制、门锁控制、车窗升降、PEPS、TPMS等。结合车身域控制器的技术要求,本文介绍一种基于国产SOC设计的车身域控制器,并通过搭建台架对域控制器的各个功能进行验证,可满足客户对高性能、安全性、安全保障和可靠性的要求。

关键词： 专业音频   二合一   Labs   硬件设计  

摘要： 这次我为大家推荐的是来自Little Labs公司的Redeye 3D Phantom Direct Box&Re-amp Device,看名字挺长的,我们可以简单把它理解成di加re-amp二合一的一个盒子。首先介绍一下,“LittleLabs”这个公司,自1988年以来,这家公司就开始研发用于专业音频领域的音频处理设备,帮助音频工程师及他们的用户探寻完美的声音及呈现质感。Little Labs善于打破陈规,利用自家超前的音频硬件设计技术和理念整合声音创作各环节所需要的特殊技法,创造出了诸如“Pepper”“Redeye”“PCP”此类音频工程师的“路由福音设备”.

关键词： 扫地机器人   避障   硬件电路设计   楼梯清洁   自适应  

摘要： 传统的扫地机器人无法完成对于楼梯的清洁,人工清洁楼梯费时费力且有一定的安全隐患。针对设计实现机器人自主爬楼清洁,采用了行星轮式机构与麦克纳姆轮的结合来实现平地行走和楼梯攀爬,加上吸尘机构以及各硬件驱动控制电路和控制程序的结合,使得机器人可以自主进行楼梯的逐阶清洁,实现一定的路径规划,并且能够避障和防跌落,极大程度地摆脱人为控制,减轻人力负担。通过相关程序和各驱动模块的链接,将程序所表达的功能通过Arduino电路板输送至相应模块以达到预期效果。通过硬件电路设计进行电机的驱动和控制,再由电磁离合器控制电路对麦克纳姆轮和行星架组成的行星轮进行控制,共同实现“平地清洁”和“楼梯清洁”,经过红外避障传感器和超声波传感器检测到的环境信息自主对相应工作做出调整,使机器人具有自适应的能力,通过电压检测电路及水平开关检测电路对机器人剩余电量和所处倾斜状态进行实时监测,确保机器人正常平稳运行。

关键词： 煤矿智能监控   硬件设计   生产管理   实践应用  

摘要： 近年来,我国煤矿井下安全事故频率不断增加,国家对防范煤矿开采安全事故高度重视,对煤矿的生产安全性提出了更严格的要求。传统煤矿开采管理大多依靠人工模式。随着现代科技的迅猛发展,利用现代计算机技术对煤矿进行跟踪性生产控制和管理已经成为新的发展方向。智能监控系统在煤矿安全生产管理工作中不仅具有效率较高、成本较低的优势,也能有效排查煤矿生产过程中存在的各类隐患。本文主要分析了煤矿智能监控系统硬件的设计方法,就煤矿智能监控系统在煤矿生产中的实践应用进行了探讨。

关键词： 去方块滤波(DBF)   高效视频编码(HEVC)   环路滤波  

摘要： 去方块滤波(Deblocking Filtering,DBF)是高效视频编码(High Efficiency Video Coding,HEVC)的重要组成部分,能够有效地改善编码图像的主观质量,是提升视频整体编码性能的重要手段之一。但是去方块滤波技术复杂度较高。为解决该问题,设计一种HEVC去方块滤波器的硬件架构,在节省资源消耗的同时,减少处理周期并改善滤波效率。以8×4块为基本滤波单元,从输入像素到输出像素,采用四级流水线的形式进行处理,每处理一个基本滤波单元共花费5个周期。实验结果表明,所设计的去方块滤波器仅需5 212个查找表和1 291个寄存器的逻辑资源消耗,最高可达到215 MHz的工作频率,满足1 080p@60fps的高清视频实时编码。

关键词： H.266/VVC   帧内预测   解码器  

摘要： 新一代视频编解码H.266/VVC是视频编码标准化组织中的视频编码专家和组动态图像专家组联手开发完成的新一代的多功能视频编解码标准。H.266/VVC相较于上一代HEVC可以提升将近50%的视频压缩率,但是编解码的复杂度也因此大大增加。本文首先研究VVC帧内预测模块的算法,然后结合VVC中扩充的角度预以及其他新增的块划分方式以及其它的新增技术,对算法进行分析并进行硬件结构设计,最后对设计的模块进行验证和综合。本文首先对VVC帧内预测模块进行硬件设计。结合帧内预测新增的色度树分离划分、块划分模式、帧内子块划分、多参考行、角度预测模式等技术组和角度预测、位置相关的组合帧内预测、跨分量线性模型帧内预测以及矩阵加权平均帧内预测等技术进行算法分析并使用Verilog HDL进行硬件结构设计。首先使用模块复用、专用计算单元模块、寄存器缓存、查找表以及流水线等技术对位置相关的组合帧内预测、角度预测进行硬件设计,并将位置相关的组合帧内预测模块例化为角度预测模块的子模块;再使用模块复用、专用计算单元模块、寄存器缓存以及查找表等技术对矩阵加权平均帧内预测进行硬件设计,并将查找表模块例化为矩阵加权平均帧内预测模块的子模块;最后使用模块复用、专用计算单元模块、状态机跳转、寄存器缓存以及流水线等技术对跨分量线性模型帧内预测进行硬件设计,并将根据上述4种预测技术设计的3个模块例化为预测值计算模块的子模块,完成上述4种算法的硬件结构设计。在完成硬件设计后,本文又对设计的预测值计算模块进行仿真与综合。结合预测值计算模块的特点,使用Verilog HDL搭建硬件仿真环境,并通过Synopsys的仿真软件VCS对设计的模块进行验证,使用Synopsys的综合软件DC对设计的模块进行综合。使用VCS对上述设计的模块进行功能仿真验证并对根据仿真波形进行时序分析,将仿真打印的数据和生成的图像与H.266/VVC参考软件打印的数据和生成的图像进行对比,通过仿真的解码时间计算解码器的速度,确认仿真结果符合设计预期,在800Mhz时钟下解码速度达到8K30FPS;并使用器件库TSMC-12nm、800MHz时钟约束对设计的预测值计算模块进行逻辑综合,得到预测值计算模块综合结果为224908个cell,总面积约为83343μm,确认结果符合设计预期。

关键词： 矩阵重构   稳健自适应波束形成   CG算法   高速收发   波束形成平台  

摘要： 数字波束形成(Digital Beam Forming,DBF)技术广泛应用于雷达、通信等领域。在实际应用中,工作环境复杂,受到快拍数限制、导向矢量误差、以及采样协方差矩阵中包含的期望信号影响,波束形成算法性能可能急剧下降。同时,随着雷达阵列技术的发展,阵列规模也越发庞大,需要处理的数据也急剧增加,对数字波束形成硬件平台的性能需求越来越高。因此,针对以上问题,本文研究内容由两部分组成:稳健自适应波束形成算法及DBF硬件平台设计。本文主要工作内容如下:1、首先研究了加载样本矩阵求逆(Loading Sample Matrix Inversion,LSMI)等经典稳健自适应波束形成算法,并对其进行仿真对比。针对样本协方差矩阵求逆(Sampling Matrix Inversion,SMI)算法复杂度过大的问题,采用集员共轭梯度(Set Membership-Conjugate Gradient,SM-CG)算法利用时变边界对加权向量进行选择性更新从而降低计算复杂度,并与共轭梯度(Conjugate Gradient,CG)算法进行仿真对比。对于上述算法存在对慢快拍数和导向矢量误差敏感从而导致算法性能下降的问题,提出了一种稳健自适应波束形成算法,将SM-CG算法与协方差矩阵重构相结合。该算法利用主模式抑制协方差矩阵相关性,并对导向矢量和噪声进行重估,完成协方差矩阵重构,再通过SM-CG算法完成加权向量的求解与更新。通过仿真建模验证了该算法的稳健性、并且计算复杂度低。2、完成了一种基于Zynq Ultra Scale+MPSo C系列FPGA和宽带RF收发器ADRV9009的数字波束形成硬件平台设计。首先对硬件平台指标进行分析,提出了无杂散动态范围优于50 d Bc等指标要求,完成包括收发模块、FPGA模块、时钟模块、电源模块和DDR4模块的选型和方案设计。最后完成相应模块的具体硬件电路设计,包括收发电路的前后端设计、FPGA的上电复位和高速收发电路设计、时钟电路设计和电源电路设计。3、对于设计出的波束收发平台,完成了接口逻辑设计和DBF系统测试与验证等工作。针对时钟芯片和ADRV9009,完成了配置程序设计。根据JESD204B接口协议,完成了高速收发逻辑驱动设计,实现了8 Gbps串口接口速率,并对DDR4接口进行逻辑设计。测试了收发配置程序、发射端和接收端的性能、DDR4的读写功能,满足设计要求指标。利用该平台完成了DBF系统的FPGA原型验证,证明DBF系统硬件电路工作正常,能够实现数字波束形成功能。