课程文献中心 更多>>

关键词： 电阻抗断层成像   压控电流源   相敏解调   数据采集  

摘要： 电阻抗断层成像技术(Electrical Impedance Tomography,EIT)是一种新兴的非侵入性的可视化成像技术,与传统医疗成像方法相比,其更适用于长时间陪床监测,具有检测病变组织和监测生理活动的能力,有广泛的应用场景。EIT通过电极阵列施加电压或电流信号,从对应电极采集电压信号,并根据重建算法求解逆问题,获得组织相关信息。本文设计了一套电阻抗成像数据采集系统和相对图像重建算法,主要完成的工作有:设计了电阻抗成像系统的激励电流源,使用直接频率合成芯片生成正弦电压信号,结合电压控制电流源得到频率可调、高输出阻抗的激励电流源。设计搭建了 EIT数据采集电路,包括高通滤波电路、前置两级放大电路、四阶巴特沃斯带通滤波电路、模拟解调电路和低通滤波电路。基于单片机设计了数据采集控制程序,编写了上位机程序进行串口数据传输和图像重建。为避免电极接触阻抗影响成像,在EIT系统电流源的驱动模式和电压测量模式上采用相邻激励、相邻测量法。搭建了圆柱形盐水槽物理模型,对EIT软硬件系统进行了实验,实验结果表明该系统能够识别定位目标物体。搭建了卷积神经网络模型,使用有限元法建立了 EIT数据库,解决了用于机器学习的训练样本少的问题。以物体的位置、形状、数量作为先验信息,对网络模型进行训练和测试。该算法为绝对EIT图像重建算法,无需提前采集背景测量值,实验结果表明本文神经网络模型具有一定的泛化能力和较好的抗干扰能力。

关键词： 胎心电监测设备   硬件设计   软件开发   神经网络   信号分离  

摘要： 胎儿心电监测作为现阶段保障围产期孕妇与胎儿健康的重要手段，在优生优育中起到具有重要的指导意义。目前胎心电监测设备存在携带不便、体积过大等诸多问题，与医疗监护终端逐渐家庭化的趋势背道而驰。针对上述问题，本课题提出一套基于神经网络的便携式胎心电设备研制方案。本文主要研究内容如下：　　（1）心电信号分离算法。为了从腹部混合心电信号中提取出纯净的母亲心电信号和胎儿心电信号，采用U-net网络搭建分离模型。随后通过仿真实验验证该算法的可行性，以此表明该算法可分离出目标心电信号。最终，该分离算法被应用于后续的软件系统中。　　（2）硬件系统设计。硬件系统主要包括四个模块：前端信号采集模块、微处理器控制模块、系统电源模块以及外壳设计模块。为了方便导联连接，前端信号采集模块和微处理器控制模块设计为子母模块，用户可以手握前端信号采集模块连接导联线，并通过数据线连接微处理器控制模块。前端信号采集模块按照美国心脏协会标定的规范进行设计，对采集的信号进行预处理并通过高度集成的控制芯片进行数字化处理。微处理器控制模块采用ARM系列芯片对采集数据进行打包和传输至上位机。系统电源模块作为前两个模块的心脏，需要进行电源纹波干扰的控制以避免带来额外的高频噪声。最后，本研究还设计了PCB板块并根据需求设计外壳封装，以提高系统的美观度和可靠性。　　（3）软件系统设计。软件系统主要包括嵌入式系统与上位机系统。嵌入式系统搭建的功能是控制外围芯片、接收打包采集数据并传输数据至上位机中。上位机系统搭建的主要目的是实现用户自检自查功能，用户可以通过登陆界面记录用户数据，然后通过与Qt程序进程交互的分离算法程序将分离后的心电信号以心电图形式显示到实时监测界面上，最后用户可以通过历史回顾界面翻查测试情况。　　（4）系统性能指标检验与系统测试。针对系统硬件性能和临床应用效果进行测试，结果表明该设备符合设计要求并能满足用户胎儿心电监测需求，具有一定的实用性。

关键词： MIMO雷达   软件无线电   信号处理射频系统   硬件设计   软件设计  

摘要： 随着科学技术的发展和电磁环境日益提高的需求,雷达在军用和民用领域的重要性不言而喻。雷达系统的技术在不断推陈出新,新体制雷达就是为提高雷达的生存能力和抗干扰能力,改善其检测性能而生的。其中,MIMO雷达基于空间分集技术,具有更强的多目标分辨能力和检测能力等优势,是当下雷达领域研究的热点。然而传统的雷达数字系统存在硬件难以升级、制作周期长、功能单一等设计局限,不利于发挥MIMO雷达的性能,而信号处理射频系统是MIMO雷达系统中决定其性能的关键部分。因此本文从这两点出发,基于软件无线电的可扩展性和灵活性等特点,提出了将软件无线电思想应用于MIMO雷达领域的方案,对软件无线电的关键技术和MIMO雷达信号处理算法进行剖析,通过软硬件协同完成MIMO雷达信号处理射频系统设计,实现了雷达参数的可重配置和收发通路的可重构化。本文的主要研究内容如下: 首先,本文从系统要求及功能出发,分析了软件无线电的技术和组成部分,对比了三种常用平台、体系结构和处理器,重点引出软件无线电与雷达系统的射频前端的相似性,阐明了所使用的集成一体化的宽带零中频带通采样结构和ARM+FPGA+DSP的联合处理器架构。再以单基地集中式MIMO雷达为模型介绍基本原理,研究并设计了OFDM-LFM的模拟回波,为系统奠定理论基础。 然后,根据设计目标实现系统的硬件设计。确定核心器件AD9361、Zynq和TMS3206678,并基于硬件设计的原则进行总体设计。接着设计各模块的原理图,包括AD9361的收发通路设计;以Zynq为核心的主控模块的LVDS和SPI接口设计;以SRIO为核心的FPGA与DSP通信模块设计;满足同步要求的时钟模块设计;为系统所有器件提供工作电平的电源模块设计;能够连接多种外设的预留接口设计。最终完成了轻小型MIMO雷达信号处理射频系统的实物,其具有较强的可扩展性和实用性。 随后,基于前文的理论基础和硬件系统,完成系统的软件设计。详述了软件无线电平台的总体结构设计,给出了信号处理的相关时序和逻辑设计,分析了MIMO回波进行信号处理的算法并仿真,其中对比了脉冲综合不同处理方法和运算量,验证了本文算法的合理性。并研究了AD9361重要寄存器的配置和数字基带同步实现的方法,重点论述了基于Vivado平台对FPGA进行Verilog语言编程实现四路OFDM-LFM信号产生、DBF、脉冲综合的方法;使用SRIO接口通信在FPGA端和DSP端分别设计的方法;基于CCS平台对DSP进行C语言编程实现MTD、CFAR、目标参数解算的方法。其中对单脉冲比幅测角进行改进,对多波束多点迹的信息通过相邻波束依次比较得到鉴角曲线。 最后通过实验测试,得到了目标的距离、速度、角度等信息。由回环测试证明了收发通路的可行性。由系统的信号处理算法结果与MATLAB仿真结果对比,极小的误差数量级验证了算法和软件设计的合理性和正确性,并且本系统的运行时间达到毫秒级,具备高速实时性,有较强的工程实用意义。

关键词： 告警避碰一体声纳   硬件设计   软件开发   现场可编程门阵列  

摘要： 21世纪，越来越多的国家参与到海洋探索、海洋资源开发利用这一潮流中。与此同时，与海洋领土争端相关的事件频频发生，告警避碰一体声纳的市场需求与日俱增。本论文以告警避碰声纳应用为研究背景，根据功能和需求，开展告警避碰一体声纳的硬件电路设计以及控制逻辑开发与实现工作。　　本论文首先对告警避碰一体声纳的国内外发展现状进行了介绍，给出了系统的主要技术指标，完成了各电路板在声纳电路舱内的结构设计，并且完成了各电路板的方案设计。　　其次，分别根据不同电路板的技术指标，结合方案设计，进行芯片选型，最终完成电源转换、发射机、接收机及系统控制与信号处理平台的原理图设计，并分别完成发射机及电源、前置放大板、接收机、系统控制与信号处理平台的PCB绘制。　　再次，开发FPGA控制逻辑并调试，主要实现的功能有:系统同步及复位、A/D采集控制逻辑、D/A增益控制逻辑设计、串口命令收发及命令解算、PS与PL端EMC参数互传、FDMA数据上传等功能。　　然后，对PS端应用层软件进行开发，包括系统初始化、中断服务程序、四个功能线程（网络监控线程、数据接收线程、数据上传线程、调试信息线程）的开发与实现。　　最后，对各电路板进行调试，完成电源板电源转换功能调试;完成发射机功能调试;完成接收机测试与调试，调整其输出信号的相位幅度一致性至指标要求;完成系统控制与信号处理平台调试，确保FPGA逻辑的可行性。完成实验室联调，评估系统的稳定与可靠性。

关键词： HEVC   编码单元划分   预测模式决策   帧内编码   硬件设计  

摘要： 高效视频编码(High Efficiency Video Coding,HEVC)作为新一代应用最为广泛的视频编码标准,与上一代高级视频编码(Advanced Video Coding,AVC)标准相比,能够明显提高视频压缩效率,但是计算复杂度却也成倍的增加,对编码器的硬件设计带来了巨大的挑战,因此对算法尤其是帧内编码算法的优化成为近年来研究的热点。本文基于图像块的纹理信息从编码单元的划分和预测模式的决策两个方面进行算法优化,提出了一种帧内编码快速算法来降低帧内编码的复杂度,并实现了其硬件结构的设计与验证,主要研究内容如下:首先,对编码单元的划分算法进行优化。本文首先提取当前编码单元的梯度信息,用于表征其纹理复杂度和子块间的差异性,然后根据不同尺寸大小的编码单元设置不同大小的经验阈值,并利用子块间的梯度和差异值,用来决定当前编码单元继续四叉树划分或者提前终止该划分过程,从而减少了编码单元深度的遍历复杂度,同时也方便在硬件中实现。其次,对预测模式的决策算法进行优化。本文利用当前预测单元的梯度方向,减少候选模式集的数量,并且利用梯度值在各个预测模式上的投影值信息,决策出最优角度预测模式,然后利用当前预测单元的纹理复杂度信息,在平面模式、直流模式和最优角度模式中决策出最优预测模式,从而减少预测模式计算的复杂度,同时方便在硬件中实现。接着,将上述两种优化后的算法进行结合并验证了该算法的性能。与标准编码软件(HEVC test Model,HM)中的标准算法相比,本文所提出的帧内编码优化算法能够减少50.35%的编码时间,仅增加了1.78%的码率和减少0.074db的峰值信噪比,因此该优化算法在损失较少的图像编码质量的前提下,大大减少了编码时间,并有效降低了计算复杂度。最后,实现了帧内编码模块的硬件设计方案并进行了功能验证。分别对编码单元的划分模块、预测模式的决策模块、帧内预测模块这三个模块进行了硬件实现方案设计和功能验证,最终利用软硬件交叉验证的方式证明帧内编码模块硬件设计的功能正确性。

关键词： S盒   掩码   AES算法   差分能量分析   面积  

摘要： AES算法是一种在国际上应用广泛的密码算法,迄今为止还没有人能够从数学层面攻破它。但当其运行在具体软件上或被部署到硬件设备中时,攻击者往往可以利用程序运行时所泄漏的敏感信息如运行时间、瞬时功耗等,对能量曲线进行采集和分析,从而绕开了密码算法本身复杂的数学理论,达到侧面攻击的目的。差分能量分析(Differential Power Analysis,DPA)攻击作为一种强大的侧信道攻击手段,已经严重威胁到密码算法硬件实现的安全性,Chari等人、?rs等人以及Kocher博士相继提出了针对AES硬件实现的DPA攻击实例。目前防护DPA攻击最有效的手段就是对密码算法进行掩码处理,其基本原理是将算法操作的每一个中间变量分为多个份额并分别处理这些份额。由于执行高阶DPA攻击的复杂性呈指数级别增长,因此可以使用一个特定的d阶掩码方案去抵抗实践中的DPA攻击。在d阶DPA攻击中,由于在足够的噪声水平下,攻击者难以通过指数形式来估计d阶功耗的任何统计时刻,因此一般实现算法的安全水平达到1阶和2阶就可以了。在AES算法中,轮密钥加、行移位和列混合都是线性的,可以简单地将输入分为d+1份来进行掩盖,只有字节替换即S盒是非线性的,因此如何安全高效地实现S盒,一直是密码学领域的研究热点之一。掩码S盒的硬件实现性能受到面积、延迟及随机数成本等方面的综合影响,在实现时往往需要根据现实的应用场景对某一特定方面的性能进行优化,比如牺牲面积去减小延迟或者牺牲速度去减小面积等。密码算法在经过掩码处理后,通常面积占用较大,在一些硬件资源比较紧张的场合,面积占主导因素,因此必须找到面积下限,在此基础之上再去寻求面积和延迟之间的权衡标准。本文在Lauren De Meyer等人研究工作的基础上,提出了一种具有已知最小面积的掩码S盒的串行化实现方案。首先将用于对零值进行处理的Kronecker Delta函数串行化,接着通过共享一个8比特乘法器模块用于求逆过程以及布尔掩码和乘法掩码之间的切换,最后加上仿射变换以最小的面积代价实现了 S盒。我们针对串行乘法器和并行乘法器两种组件分别设计了一阶、二阶掩码S盒的串行化实现方案,由此给出了掩码S盒的面积下限及硬件实现中防护Glitch的策略。之后将所设计的S盒与AES算法合并,并且提供了一阶、二阶掩码AES的串行化实现方式以及多种流水线实现方式,由此给出了掩码AES的面积下限及一些权衡标准。实验表明,在可比的随机数成本下,我们S盒的一阶掩码和二阶掩码实现以一定的延迟为代价将面积分别优化了 50%和70%左右,我们AES算法的一阶掩码和二阶掩码实现以一定的延迟为代价将面积分别优化了 10%和20%左右,并且随着安全级别d的增大,我们的实现方案对面积的优化幅度会进一步提高,同时我们也提出了一系列面积和延迟的权衡方法,可用于以后的研究和实现。最后,我们在实验中通过对从SAKURA-G板上获取的轨迹执行固定与随机的Welch T测试来验证我们所实现的安全性,对于AES算法的一阶掩码和二阶掩码实现我们分别采集了多达50万条曲线没有发现泄漏点。

关键词： 结构测量   直线位移测量   USB3.0   以太网口  

摘要： 受海洋环境的复杂性以及海洋平台结构的长期受力、氧化、腐蚀等因素的影响,海洋平台存在着结构安全性和稳定性方面的问题,如结构疲劳、振动、位移等问题。这些问题如果不及时发现和处理,可能会导致海洋平台的结构失效、破坏或者事故发生。为了监控海洋平台的结构安全性和稳定性,本文设计一套海洋平台动态结构监测硬件系统。该硬件系统分为测量终端和信号综合转换单元两个部分。测量终端有四种,每种若干套,布放在海洋平台的各个测量点位,负责对平台的动态结构参数进行实时测量,信号综合转换单元位于控制室,负责将收到的测量数据及时快速转发至上位机中。按照实际工程需求的情况,使用者可以在几乎不修改硬件设计的情况下,灵活选取任意种类和任意数量的测量终端,并将其布放于海洋平台的各个位置。本套系统可以对海洋平台的动态参数进行实时、准确的监测,帮助工程师及时发现和处理平台结构的问题。根据实际项目的需要,论文设计了四种测量终端,分别用于测量海洋平台的加速度、倾斜度、机械结构位移和应变等情况。信号综合转换单元负责把位于平台各处的若干只测量终端发送的数据进行汇总,然后通过USB3.0接口或以太网接口将测量数据实时准确地传输至上位机。本文还对硬件系统各个部分进行了详细测试,测试结果证明各功能单元均满足系统指标要求。单个应变测量终端中包含4个应变计,可以准确测量4个点位的应变参数;加速度终端测量频率为50Hz,测量误差小于50mg,对10Hz以下的振动可以的得到准确的频率估计结果;倾角测量终端可以实现三轴倾斜度的准确测量,精度优于0.5°;直线位移测量终端可以实现对微小位移进行10Hz频率的测量,在10mm量程范围内线性度为0.25%,且在30～50℃环境下均可保持良好性能;信号综合转换单元的USB3.0和以太网口均可准确快速的进行数据传输工作,USB3.0接口速率可达约429MB/s。目前这套系统已经在2艘船舶和1座海洋平台中安装调试完成,其中安装最早的一套已平稳工作一年以上,证明系统具备长时间稳定工作能力。

关键词： 铁路信号系统   站内轨道电路   收发一体机   硬件设计  

摘要： 轨道电路是铁路信号系统的重要组成部分，其主要作用是实现占用与完整性检查以及传递行车信息，对保证行车安全、提高运行效率起到重要作用。我国普速铁路站内轨道电路最主要采用的制式是25Hz相敏轨道电路。随着科技进步及应用需求的不断变化，传统25Hz相敏轨道电路逐渐暴露出了系统结构松散、数字化程度不高、抗干扰能力不足等问题。因此，本文对普速铁路站内轨道电路收发一体机硬件设计开展了研究。　　首先，本文对25Hz相敏轨道电路原理及电码化方式等进行分析，总结其中不足并提出变“轨道电路叠加机车信号”为“轨道电路转发机车信号”的主要设计思路，进而展开对站内轨道电路收发一体机硬件设计中信号调制、信号功率放大及安全冗余结构等几个主要问题实现原理的探究。针对信号调制技术，选择数字化程度更高、信号纯度更高且易于实现各类数字信号的直接数字频率合成技术为信号调制方案的基本原理;根据工作效率更高、集成度更高等优点选择使用数字功率放大技术替换传统的乙类互推挽放大电路;通过结合三种常见设备冗余结构的特点与传统轨道电路收发设备应用现状，选择了二乘二取二的硬件结构。　　然后，本文拟定了站内轨道电路收发一体机的基本设计原则，结合已确定的主要问题的设计方案对站内轨道电路收发一体机进行了总体设计，阐述了设备主要构成及其功能，通过描述主要工作场景说明了各构成之间的关系。随后，针对设计中出现的安全与门、倒机切换两个关键问题开展了研究与设计，运用Multisim仿真优化并验证了安全与门电路设计;基于硬件互锁机制设计了主备系自身协同的倒机切换电路。　　接着，本文依据站内轨道电路收发一体机总体设计及关键电路设计，具体实现了运算单元板卡、逻辑控制板卡、安全控制板卡以及信号收发板卡，设计了板卡的内部模块布局与对外接口，实现了板卡各模块的具体电路设计。　　最后，本文为安全与门电路、倒机切换电路等关键电路以及收发一体机的发送和接收主功能搭建了实验环境，进行了功能验证实验。实验结果表明设计基本实现了预期目标。　　综上所述，本文设计的站内轨道电路收发一体机改变了普速铁路站内轨道电路的电码化方式，使之与区间保持统一;在保证安全及实现基本功能的基础上，运用直接数字频率合成技术、数字功率放大等技术提高了设备数字化程度，尽可能地优化了设备结构，使设备结构更加简统化。经实验室搭建环境的验证，设计满足基本功能需求，但距实际工程应用还有调制信号选择、抗干扰研究、系统工程设计等一系列问题需要研究。

关键词： LLC谐振变换器   参数优化   保护策略   硬件设计  

摘要： 轻量化、绿色化和集成化是当前电力电子变换器技术的重要发展方向,而LLC谐振变换器凭借着结构简单、高功率密度和全负载范围内实现逆变网络开关管的零电压开通和整流网络二极管的零电流关断等特点成为了隔离型开关电源的研究热点。随着宽禁带器件的不断发展,LLC变换器的开关频率也随之提高,但高频下的寄生效应使得变换器的传统等效模型不能真实反映电路参数间的耦合关系,常规的控制策略无法保证变换器的高效可靠。本文针对LLC变换器谐振参数设计的精度差和设计过程不明确等问题,提出了一种多约束条件的LLC变换器优化设计方法。利用基波等效法对LLC谐振变换器的工作模态的剖析以及高频寄生参数对LLC变换器设计的影响分析,得出了更为精确的直流电压增益模型;针对LLC谐振变换器本身过载能力较差的问题,通过分析不同的保护方法,确定了一种多级混合的保护策略,在脉冲频率调制的控制过程中分阶段插入移相调制来提升变换器的过载性能,并利用PSIM软件进行了仿真验证。为了实验验证参数优化和保护策略的理论正确性,本文最后根据工程实际完成了 LLC谐振变换器的器件选型与电路设计,搭建了一台额定功率为20V/5A的实验样机,实验结果表明了多约束条件的优化方法和混合保护策略的可行性。

关键词： 随钻测量   降噪算法   TS-VMD   硬件设计   轨迹绘制  

摘要： 我国煤矿地质条件复杂,开采过程各种灾害事故频发,其中瓦斯事故造成损失位居各类事故之首,钻孔抽采煤层瓦斯降低煤层中的瓦斯含量和压力有助于降低瓦斯事故风险,是防治瓦斯事故发生的重要手段。钻孔实际轨迹与钻孔设计方案是否保持一致直接决定瓦斯抽采和事故防治效果,测定钻头钻进的实际轨迹对瓦斯抽采效果评价具有重要意义,因此必须提高随钻轨迹测量系统精度。传统随钻测斜仪在钻机停钻安装钻杆时测量姿态以减小钻头破岩过程产生的振动干扰,但无法获取钻具的实时姿态信息。因此在煤炭安全生产过程中迫切需要一套井眼轨迹随钻测量系统以实现瓦斯抽采钻孔轨迹的精确测量以及实时显示。针对上述问题,本文设计了一套井眼轨迹测量系统,在完成系统研究中做的工作和取得的相应成果如下:(1)研究井眼轨迹随钻测量系统的基本组成,以及测量原理。并且结合煤矿钻孔作业的特点,将轨迹导航系统中常用的坐标系转换为适用于钻井作业的井眼坐标系。在分析了MEMS(Micro-Electro-Mechanical System)惯性传感器(三轴加速度计,三轴陀螺仪)的测量原理的基础上,给出了井下钻孔轨迹相关参数的计算方式以及轨迹的表述方法。(2)分析在动态测量过程中传感器受到的噪声干扰,以及传感器信号的特点提出一种禁忌搜索算法和变分模态分解(TS-VMD,Tabu Search-Variational Modal Decomposition)结合互相关分析的算法和改进的限幅递推平均算法对传感器信号进行降噪。解决了加速度计易受振动和使用磁力计易受外部磁场干扰的问题。通过模拟实验证明了改进的降噪算法的优越性,为后续轨迹测量系统的精确性奠定了基础。(3)根据井眼轨迹随钻测量系统的需求,设计了系统整体框架,并在此基础上完成了基于STM32和HDA436T动态倾角传感器的硬件电路设计,主要包括STM32主控芯片以及其外围电路、串口通信模块、存储模块、电源模块、采集数据的传感器模块。以及完成了随钻测量系统地下测量单元、传输单元、上位机软件的设计,实现了井眼轨迹参数的采集、传输、存储以及轨迹的三维实时显示等功能。图[71]表[7]参[95]