关键词:
基带信号收发
多通道同步
JESD204B
高采样率
摘要:
伴随电子信息与通信技术的发展,在雷达与通信领域,电磁环境越发复杂,信号工作频率逐渐提高,带宽也不断增加,对这些领域的信号测试变得愈发困难,同时也对信号测试仪器性能提出了更高的要求。与只有单个信号接收与发送通道的测试设备相比,具有多个通道的收发一体信号测试模块通过标准化结构设计,提高了信号测试系统的测试效率与扩展性,能良好应对信号收发测试领域的诸多挑战。本文所设计的多通道基带收发模块采用紧凑型外设部件互联标准(Compact Peripheral Component Interconnect,CPCI)结构,基于JESD204B高速串行数据传输接口搭建“模数转换器(Analog to Digital Converter,ADC)+现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)+数模转换器(Digital to Analog Converter,DAC)”的双收双发架构,实现多通道高速高带宽信号采集、合成与同步转发功能。论文的主要研究内容如下:1、对主流信号收发架构进行分析对比,根据系统采样率为5GSPS,最大信号频率为2.01GHz的指标要求,采用直接采样方案搭建硬件总体框架并对基带信号收发模块进行功能划分,结合系统硬件指标对关键器件选型。根据所选硬件框架,分析系统延时来源,确定通道同步延时补偿对象,提出基于波形数据点与基于器件延时调节的同步补偿方案。2、根据系统指标要求,结合所选器件与JESD204B接口时钟需求完成ADC、DAC的驱动与调理电路、系统电源、系统时钟等电路设计,同时确认转换器收发端链路参数配置。3、根据转换器数据接口要求,在FPGA内部完成收发端JESD204B IP设计,结合数据映射关系,对采样数据解映射与合成数据映射进行设计。设计主动数据生成模块与采样数据跨时钟域位宽转换模块以满足系统主被动信号合成需求。4、基于确定性延迟原理,并结合多通道补偿方案,实现系统从高速宽带采样、处理和合成过程中的高精度同步设计。通过对上述关键内容的设计研究,完成标准CPCI 6U结构的多通道基带收发模块硬件设计。经过测试验证,所设计的模块满足5GSPS采样率,0.01GHz~2.01GHz工作频率范围,2GHz实时带宽的指标要求,具备双通道信号收发能力,能实现通道间同步精度小于±100ps的宽带信号转发功能。