关键词:
导航着陆系统
内场激励器
硬件设计
FPGA
摘要:
以导航着陆系统内场激励器的总体设计为主要内容,对内场激励器的硬件和软件设计进行了研究。 首先,本文介绍了内场激励器的工作原理和信号格式,在测角原理和时分多路复用技术的理论基础上,提出了内场激励器的系统设计方案,并对内场激励器的数控部分、信号产生部分、射频产生部分、用户接口部分和电源部分进行了详细设计。 其次,介绍了内场激励器关键电路模块的硬件设计。本文重点阐述了内场激励器的硬件关键模块技术解决方案和设计方法,提出了基于FPGA技术和PC104总线技术提出了内场激励器硬件电路。 再次,介绍了内场激励器的时序信号的软件设计。根据内场激励器时序信号中各信号的功能定义和要求,采用自顶向下的设计方法,运用VHDL语言来实现FPGA的具体功能,软件模块设计包括顶层模块设计、主模块设计和子模块设计。顶层模块对主模块及其子模块进行了定义、并且确立了各子模块之间的接口关系。 最后,对内场激励器的设计和实现做了总结和展望。通过各种专用仪器对各项指标进行测试,利用机载接收机对内场激励器进行性能指标验证,内场激励器设计要求的功能指标全部实现,并运用于工程实际。通过实际工程应用和验证,内场激励器的设计思想具有很强的实用价值,并且对以后的研究工作提供了借鉴。