关键词:
数据采集系统
多路数据同步
采样点抽取
深存储
触发点定位
摘要:
数字存储示波器作为数据采集系统的代表性产物,是电子信息产业必需的仪器之一,但是目前大部分国产示波器指标较低,应用范围比较狭窄。鉴于此,本文着力于设计一款国产示波器中的数据采集系统部分,实现单通道最高10GSPS采样率、2.5GHz带宽、8bit垂直分辨率、1Gpts存储深度的指标要求。本文的主要研究内容如下:1、完成了 10GSPS数据采集系统硬件平台的搭建。根据项目指标要求,对ADC、FPGA等关键芯片进行选型,并对采集系统中的ADC驱动、供电模块等关键部分的电路原理进行设计,通过合理的PCB布局保证其能在电路板上正常工作。2、设计了 FPGA接收多路ADC数据时的降速处理和误差校正方案。通过研究ADC数据的降速接收过程,对现有的多路数据同步方案进行改进,提出基于IDELAYE3(Input Delay,输入延迟单元)延时步进累加的多路数据同步校正方法,该方法能在保证ADC多路数据同步的情况下具有更好的稳定性和时序裕量。3、基于DDR4存储颗粒和AXI4(Advanced eXtensible Interface,高级可扩展接口)接口的MIG(Memory Interface Generator,存储接口解决方案)IP核设计了采样数据深存储方案。通过在现有方案中引入AXI4协议,简化了数据的跨时钟处理过程,同时为了让用户感兴趣的波形准确地显示在屏幕上,对基于触发控制的读写过程进行研究,在完成数据读写状态切换和读写地址生成的控制后,提出了基于移位寄存器的触发地址校正方法,实现了 10GSPS采样数据并行存储时触发点的精确定位。4、设计了并行数据流中串行数据点的抽取方案。为了解决现有抽取方案在多种采样率模式下实现不同抽取倍率时消耗硬件资源过多的问题,以尽可能在多种倍率下实现抽取单元复用为前提,根据抽取倍率的特点,设计了最小数量的基本抽取单元,通过对抽取倍率进行多级分配,以流水线抽取的方式实现并行采样数据中串行数据点的精确抽取,此外还在深存储模式下通过峰值比较的方式减少了大容量数据抽取时波形信息的丢失,提高了抽取模式下对毛刺信号的捕获能力。通过对硬件电路的调试和整机性能的测试,整个采集系统在单通道模式下具有最高实时采样率10GSPS、实际模拟带宽2.9GHz、存储深度1Gpts,逻辑功能得到了成功验证。