课程文献中心 更多>>

关键词： 协议卸载引擎   嵌入式IP系统   现场可编程门阵列   硬件设计  

摘要： TCP/IP协议卸载引擎(TCP/IP Take-off Engine，TOE)是一个用硬件电路实现TCP/IP协议基本功能的嵌入式IP系统。它可以应用在各种需要简单上网功能，通过以太网传输数据的小型嵌入式终端中，以较小的资源换取较快的上网体验。随着以后Internet网络的快速发展，网络数据的处理速度将越来越限制网络速度的提高，纯软件的实现方式已经显得捉襟见肘，因此TOE系统的研究和开发就越发重要。\n 本文围绕着TCP/IP协议卸载引擎的核心部分——TOE硬件实现系统中架构设计和改进等若干问题进行研究分析。本文在参考大量国内外文献的基础上，根据AlteraFPGA开发板的特点，采用了文献[16]中的硬件架构进行设计，并在原设计的基础上，根据其CCI模块的特点对CCI模块进行拆分，使CCI模块由原来的只能同时响应一个读写请求变为可以同时响应多个读写请求。另外，在不影响其功能的前提下，对部分部件如ARP表的存储和维护机制进行简化。\n 由于TCP/IP协议簇的复杂以及庞大，在完成此篇论文时，该设计的实体代码并没有全部完成，只缺少传输层的TCP模组的设计以及软件部分的代码编写。本论文利用Altera公司的开发套件搭建了一个可以应用该TOE模组的SOC系统，并评估系统预期的性能以及可以改进的空间。性能评估的计算显示，该TOE系统可以达到的最高时钟是51 MHz，满足1Gbps的网络环境要求。

关键词： 无刷直流电机   伺服系统   DSP技术   位置传感器   PID控制算法   硬件设计  

摘要： 无刷直流电机既具有直流电机运行效率高，调速性能好，无励磁损耗等优良特性，还具备交流电机结构简单，可维护性强，安全性高等诸多优点，因而广泛应用与光驱、智能机器人、电动交通工具、工业控制等诸多领域。目前，中小功率的伺服系统正逐步被无刷直流电机伺服系统所取代。\n 本文针对自动门控制器的控制需求，使用无刷直流电机取代传统的普通直流电机，设计了一套基于DSP的无刷直流电机伺服系统，不需要安装光电编码器既可完成自动门的控制，实现了DSP技术在无刷直流电机伺服系统中的具体应用。\n 首先，本文介绍了无刷直流直流电机的发展历史和研究现状，接着在分析了无刷直流电机的组成结构的基础上，根据伺服系统使用的电机结构详细说明了无刷直流电机的工作原理，建立了对应组成结构下无刷直流电机的数学模型。\n 其次，详细分析了无刷直流电机的控制方法，在分析了PWM控制原理、PID控制算法、电机转子位置检测原理和方法的基础上，阐述了无刷直流伺服系统的整体控制方案。\n 然后，根据控制方案对系统进行了硬件设计，构建了以TMS320F2812芯片为控制核心的无刷直流电机伺服系统。设计了伺服系统硬件电路，主要包括功率电路、转子位置检测电路、母线电流检测电路、电压检测电路和光耦隔离电路等，并对各部分电路功能做了详细的说明。\n 随后，在CCS3.3环境下利用C语言完成了无刷直流电机伺服系统的软件设计，实现了自动门的逻辑控制功能。整个控制系统软件由主程序和各级中断程序构成，其中包括-AD采样程序、捕获中断程序、定时中断调控程序等，绘制出了各个功能模块的程序流程图，并对每个部分程序进行了相应的说明。\n 最后，结合硬件和软件对系统进行整体调试，在MATLAB/SIMULINK环境下，建立了无刷直流电机伺服系统的仿真模型，绘制了系统速度阶跃响应曲线，通过仿真结果证明了系统的可行性，并给出了电机正常运行时的相关实验结果，说明了无刷直流电机的控制达到了预期设计要求的目标。

关键词： 矿产勘测   数据采集系统   数字深层地震仪   电路芯片   硬件设计  

摘要： 首先，本论文根据国家对矿产勘测领域的支持以及需求，并结合国内外地震仪产品以及我国实际应用的现状，阐述了地震仪产品开发研究的必要性。\n 其次，本论文以数据采集系统的原理和现有地震仪产品的架构为理论基础，讲述了整个地震仪产品的实现过程，包括芯片的选型、硬件设计、数据处理的设计到最后的应用软件的开发，然后根据厂家的技术要求设计了地震仪的总体结构。由于地震仪产品应用的目的是为了获得高精度的测量数据，因此误差是我们在开发设计过程中必须要关注的重点，也是难点。误差主要是受三个方面的影响，一是传感器的特性，因为获取初始数据的准确性是我们控制误差的最基本的出发点;二是整个电路系统的布线问题，要尽量减少各个芯片之间的干扰。三是AD转换器的分辨率，这直接影响到了数据转换之后的精度，分辨率越高，转换精度就越高，数据就越准确。本文的主要工作包括实现整个产品的软硬件开发和基于整个电路系统的误差控制。在误差控制方面，因为传感器本身的特性我们没有办法控制，所以我们主要考虑的是电路系统的布线和提高AD的转换精度方面。其中的布线问题需要考虑到电源、地线等多点的处理;而在提高AD转换精度方面我们采用了4倍采样频率的采样并结合平均的方法，有效的减小了噪声，提高了转换数据的精度。\n 最后通过我们对地震仪产品进行的测试表明，该地震仪产品满足了厂家对其技术指标的要求，包括采集时间、工作方式、传输方式、数据存储方式、对误差的控制等等。同时，它充分利用了各个元器件的资源，减少了浪费，做到了低成本开发。该地震仪最终也能够达到实际应用的效果。

关键词： 电力系统   谐波分析   电流检测技术   有源电力滤波技术   硬件设计  

摘要： 各种电力电子设备和非线性负载使用，使得大量谐波注入到电网中，电网中的电压、电流失真严重，影响电网的电能质量。为保证电网高水平的电能质量，谐波问题已成为电力系统面临的一个重大课题，受到人们越来越多的重视。电力电子新技术的发展为电力系统谐波治理提供了良好的方法，采用有源电力滤波(ActivePower Filter，简称APF)技术既能抑制电网谐波，改善电力线路电流波形，又能补偿电网无功功率，提高电网功率因数。APF装置具有动态补偿的优良性能。\n 本文从谐波问题入手，首先对谐波的概念、产生和危害进行了研究，其次研究了抑制谐波的方法和外加滤波装置，再次详细分析了有源电力滤波器的结构，最后对有源电力滤波器进行了硬件设计，仿真结果证明了系统的可靠性。\n 对有源电力滤波器的详细阐述，主要包括其的工作原理、分类、优点和缺点等。选择了以三相三线制作为有源电力滤波器主电路结构，以此为基础进行了主电路的开关器件选择和驱动电路选择;最后根据对控制系统的要求，设计了基于DSP的控制系统的硬件，包括采样周期信号产生电路、电流检测电路、D/A电路等模块的硬件设计，并对各模块的具体实现进行了深入的讨论。\n 在分析传统谐波电流检测方法的基础上，本文讨论了瞬时无功理论的p、q法检测谐波电流和无功电流，克服了传统谐波电流检测方法实时性能差的缺点，并且非常容易实现。文中采用ip、iq法，该方法更具有实用价值。

关键词： 高速U盘系统   FTL算法   地址转换   均衡损耗   回收代价   硬件设计  

摘要： U盘是近来出现的一种新型便携式存储设备，以其大容量、低功耗、数据非易失和高I/O传输性能等诸多优势，获得了越来越多的青睐。U盘大多采用NANDFlash作为其存储载体，实现数据的大容量存储。但是NANDFlash由于自身工艺特点，使得主机不能直接对其进行操作，因此产生了一个特殊的系统层，来将NANDFlash模拟成标准的块设备，这个系统层称为闪存转换层(FlashTranslationLayer，FTL)。FTL算法作为U盘系统的核心技术，不对外开放，因此研究FTL算法具有重大意义。\n 本课题设计了一种FTL算法模块，用在U盘系统中，实现主机与NANDFlash设备的高速通信。首先对目前存在的FTL算法进行了分析，在此基础上提出了本课题中设计的FTL算法;接着对该算法进行了详细的分析，将该算法分为逻辑-物理地址转换、均衡损耗和垃圾回收这三方面;然后采用模块化的设计方法，将这三个部分设计成不同的模块，使用Verilog硬件描述语言完成RTL代码设计;最后采用NC-Verilog仿真工具完成了对RTL代码的功能验证，并在Altera开发平台上完成FPGA验证，通过SynopsysDesignCompiler进行综合与时序验证。通过对功能仿真结果和综合报告的分析，表明本设计能够完成预期的功能，在SIMC65nm工艺条件下系统的工作频率可达300MHz，满足了课题的要求。\n 本文设计的FTL算法模块屏蔽了NANDFlash的物理特性，将NANDFlash模拟成标准的块设备，具有良好的应用前景和市场价值。

关键词： Ad Hoc网络   帧同步算法   网络节点   硬件设计   OFDM技术  

摘要： 从当前世界军事的发展形势来看,在战场中网络化、数字化的战略布局和应用是大势所趋。并且随着社会信息化进程的加快和无线通信技术、嵌入式技术的飞速发展,特别是3G时代的到来、无线城市规划的大量推广和无线Wi-Fi技术的广泛应用,为研究开发军事应用背景下基于Ad Hoc网络(Mobile Ad Hoc Network,简称MANET)的嵌入式无线音视频通信终端提供了有效的途径。\n Ad Hoc网络是由一组无线用户自主组成的网络集合。它不需要基站的支持,无中心管理,可临时组织且具有高度移动性,可广泛应用于军事战术通信,需要快速部署的应急通信等一系列需要动态组网的通信场合。由于Ad Hoc网络结构的特殊性,在传统的固定网络和移动通信网中使用的一些技术和协议无法被直接使用,因此需要给Ad Hoc网络设计专门的协议并且修改相应的通信算法。本论文就是以应用Ad Hoc网络为目的,研究频谱利用率很高的OFDM技术和帧同步算法,用MATLAB软件对算法进行仿真比较,并用FPGA实现算法。\n 其次,本文实现了基于Wi-Fi技术和ARM-Linux的低成本音频通信手持终端的方案,并可扩展视频通信。整个手持终端的方案中,硬件部分采用S3C2440A ARM9开发平台外接RS-WC-301Wi-Fi模块等一些外围器件;语音电路采用基于AMBE-2000压缩芯片的语音硬件压缩方案;网络传输采用无线Wi-Fi接入以及点到点的传输方式;通信系统采用P2P的网络架构,在P2P架构下主要完成两个节点之间音频通信过程中数据的点对点传输。为了提高手持终端的发射距离,本方案还选用美国RFMD公司的RF2126线性功率放大器芯片来设计功放电路,并完成相关PCB设计与电路调试。

关键词： 形位测量仪   电子系统   分布式   模块化   海上试验  

摘要： 随着海洋平台地基形位测量仪性能提高,针对其电子系统硬件规模不断增加而导致的研制周期长、可靠性下降、成本增加等问题,对电子系统各功能任务和信息流传输结构进行分析和分解,提出了一种分布式模块化硬件设计方案,逐一实现了各个硬件模块功能并最终集成为海底形位测量仪电子系统。在多次海上试验中,经长时间海上恶劣环境工作条件下测试,其硬件模块工作稳定、性能可靠,有效地验证了所提设计方案的可行性和实用性,且缩短了研制周期、降低了研发成本。

关键词： 大型锻件   超声检测系统   以太网   硬件设计   软件编程  

摘要： 大型锻件在航空航天、军工、建筑、汽车、发电、船舶等领域中广泛应用。大型锻件的尺寸、重量大，性能要求高，制造工艺复杂，并且大型锻件在生产中所用的板材或其生产过程中通常会出现裂纹、气孔、夹杂等缺陷。为了保证其质量，需要对其内部或表面进行检测。传统的人工检测方法检测效率低，误检和漏检等情况时常发生。因此，研制一种大型锻件多路超声检测系统势在必行。\n 本文研制了一种基于以太网的大型锻件多路4通道超声检测器。提出了大型锻件多路超声检测系统及多路4通道超声检测器各模块的设计方案。以ARM芯片S3C2440和FPGA芯片XC3S500E为核心设计了多路4通道超声检测器的硬件电路，主要包括超声发射、高压源、超声接收、模拟选通开关、4通道可变增益放大器、4通道差分带通滤波器、4通道A/D转换、采集控制(FPGA)、处理传输(ARM)、以太网接口等电路;在Xilinx ISE平台上，运用VHDL语言编写了采集控制电路(FPGA)的软件;在Eclipse平台上，运用C语言编写了处理传输电路(ARM)的软件;在ADS1.2平台上，运用C语言编写了上位机显示软件;基于UDP/IP协议编写了多路4通道超声检测器和上位机之间的通信软件;制作出了多路4通道超声检测器样机，并进行了实验。实验结果表明该检测器能够实现针对大型锻件多路超声检测数据的采集、处理、以太网传输、液晶显示等功能。\n 由多路4通道超声检测器组成的大型锻件多路超声检测系统可以实现大型锻件的远程自动检测，具有硬件扩展性好和采样效率高等优点。该系统不仅可以在大型锻件检测中应用，还可以在航空航天、军工、建筑、发电、船舶等领域的大型零部件检测中应用，具有显著的经济效益和社会效益。

关键词： 智能小区   水表集抄系统   地址分配算法   无线抄表协议栈   组网方式   硬件设计  

摘要： 无线抄表具有较高的精确性，可以解决传统有线抄表受到时间和地点限制的问题，但是现存的无线抄表方案所使用的路由协议大多不是专门为抄表而设计的，存在路由表的存储和满足一些标准要求的问题。在低功耗方面，现存抄表系统多数是在硬件节点的设计上实现的，忽略了协议栈对节点的控制。\n 针对上述问题，本文设计了一种新的无线抄表协议栈方案，该方案采用了专门设计的路由协议，通过地址分配算法建立路由，避免了有限存储能力的传感器节点对于路由表的存储和更新;不包含无用功能，修改维护较为方便;实现了网络同步，提高了节点间数据传输效率，解决了水表集抄的能耗问题;在应对数据碰撞时采用了CSMA机制。主要做了以下工作:(1)根据RI-MAC协议工作原理，设计了被动入网的组网方式，解决了入网过程中节点的能耗问题;(2)基于树状路由拓扑结构，设计了地址分配算法，解决了路由建立问题;(3)根据系统低功耗要求和抄表效率要求，设计了网络的同步方式，减少了网络运行过程中节点唤醒的时间并解决了同步网络的维护问题;(4)基于MSP430和CC1100E的硬件平台实现并测试了所设计的水表无线集抄低功耗协议栈。\n 通过在硬件节点上进行组网测试验证，结果表明设计符合设计指标，可以达到一次抄表成功率90％以上，平均丢包率在4％以下，并且系统稳定，多次抄表可以保证100％的成功率，节点可以在3Ah电池供电下，连续工作5年以上。

关键词： 编译码器   低码率低密度奇偶校验码   硬件设计   仿真分析  

摘要： 低密度奇偶校验(Low-Density Parity-Check，LDPC)码是一类逼近香农极限的信道编码方案，其性能优越且实现复杂度低，因而在通信系统中应用十分广泛。论文旨在研究一种低码率LDPC码编译码器的设计与实现。\n 论文首先对LDPC码的编译码算法及其硬件实现结构进行了讨论。针对LDPC译码算法，对和积算法及几种改进算法的性能进行了仿真分析与比对，选出适于物理实现的译码算法;针对译码算法的硬件实现结构，对比了全并行、全串行和部分并行等几种方案的优劣。其次，仿真了译码器硬件实现中存在的有限字长效应，对实现中的量化比特数选取问题进行了研究，确定为达到性能要求所需的量化字长。最后，采用Verilog HDL硬件语言完成了LDPC编译码器的编写，并基于Xilinx公司的FPGA开发套件完成了测试平台的搭建及测试验证，性能指标达到设计要求。