课程文献中心 更多>>

关键词： 音频信号处理系统   硬件设计   SuperV芯片   电磁干扰  

摘要： 语音是人类交换信息最方便快捷的一种方式，在如今高度发达的信息社会中，语音信号处理得到了越来越多的关注，并随着集成电路和微电子技术的飞速发展，逐步走向实用化。如何设计出高效、实用、低成本的语音信号处理系统成为研究的热点。由于语音的实时处理对处理器的处理能力和实时性有着很高的要求，因此DSP在很多情况下是首选。SuperVEF01DSP是中国科学院声学所数字系统集成实验室自主研发的系列DSP芯片中的一款支持32位浮点运算的处理器，可以满足嵌入式音视频等处理需求。本文利用该芯片进行了相关的应用开发并完成整个音频信号处理系统硬件平台的设计。\n 本文结合SuperVEF01DSP的特点，研究设计了基于该DSP的音频信号处理系统的硬件平台，并着重论述了系统的设计方案以及具体实现。首先，介绍了课题的相关背景，给出了总体设计方案并完成了主要芯片的选型。其次，在系统具体实现时将系统划分为六大模块，分别是:电源模块、DSP最小系统模块、存储模块、FPGA接口模块、FPGA辅助电路模块以及UART通信模块，分析了每个模块的设计要点，给出了具体的设计方案。然后，本文讨论了系统PCB设计中电磁干扰等问题，并按PCB的设计流程阐述了电磁干扰的抑制方法。本文还介绍了系统调试的策略以及方法。该硬件平台在语音识别、音频及视频播放应用中可以满足系统需求。文章的最后对论文工作进行了总结，并指出了今后需要进一步研究的方向。

关键词： 用户感知智能分析系统   信令采集机   电路设计   移动通信网  

摘要： 随着通信技术的发展和人们生活水平的提高，移动通信用户越来越注重个人体验和感知。提高用户感知，改善通信网服务质量是目前移动通信网面临的重要问题，也是运营商留住用户的关键。用户感知评估体系分为数据采集层、数据汇表层和数据分析层，信令采集机作为底层数据采集设备，只有实现对多接口大规模信令的实时采集和分析，才能保证用户感知和通信质量的提升。而目前市场上采集设备不但功能单一，而且智能化水平不高，难以满足用户感知评估体系对大规模信令采集的要求。本文提出了一种针对多接口大规模信令采集的改进方案，以适应市场需求。\n 文章首先对用户感知智能分析系统的发展现状进行分析，根据用户感知发展要求构建出用户感知评估体系，提出一种适应用户感知评估体系要求的信令采集设备改进方案，该方案采用多接口模块化设计，增加自动时隙搜索和全时隙信令交叉功能，提高采集设备智能化水平，节省成本;然后对该方案总体架构及数据流程作简要介绍，给出了综合信令采集机的接口电路设计和信令交叉模块程序设计的详细设计方法;最后对该采集机各模块性能和整体性能进行验证，采集机主要具有以下特点:\n ①多接口适配性。采用嵌套式模块化设计，独立出接口模块，可以同时采集光口和电口，并且可以根据需要选择采集接口数量。\n ②自动时隙搜索。独立出控制模块进行信令时隙搜索，实现全时隙全交叉，提高信令时隙利用率，防止信令信息的遗漏。\n 通过对该采集机功能特性和应用前景的分析，该信令采集设备不但可以完成多接口大规模信令采集，及时准确反映网络状况，以提高用户感知，而且节省成本，适应市场需求，有利于广泛推广。

关键词： 服务质量   加权弹性轮询   调度算法   硬件设计   网络资源分配   流量控制  

摘要： 随着网络技术的迅速发展，涌现出很多的网络数据业务，并要求更高的服务质量（Quality ofService，QoS），其中涉及到的关键技术主要包括网络资源分配和流量控制。队列调度算法属于资源分配技术的一种，负责对链路带宽的资源进行分配和管理。队列调度机制对服务质量保证至为重要，其主要目的是为每个数据流提供一定的服务质量保证。\n 本文主要对队列调度算法和数据缓存策略进行研究并提出一种基于加权弹性轮询(WeightedElastic Round Robin，WERR)队列调度算法的硬件设计，在公平性、时延性、吞吐量、复杂度等方面有着更好的性能。论文的工作首先是对课题涉及背景知识进行分析，包括服务质量的概念及重要性，保证服务质量的关键技术，尤其是队列调度算法对保证服务质量的重要性，确立本文具体的研究对象;对当前网络设备中两类主流队列调度算法进行分析，并分析其优劣性，对增加队列调度算法有效性的数据缓存策略进行了研究;接着分析了差额轮询（Deficit Round Robin, DRR）和WERR队列调度算法的理论并总结其特点，为其建模并给出性能指标进行评估，评估结果指出WERR队列调度算法有着更好的性能;然后提出WERR队列调度算法的硬件设计方案与指标，用Verilog硬件描述语言实现该方案，为其搭建ASIC功能验证平台并进行FPGA验证;最后，使用GlobalFoundries公司40nm工艺库进行综合，验证所有关键路径符合时序约束。\n 网络的服务质量与网络中采用的队列调度机制有着密切的关系，队列调度算法是提供服务质量保证的重要机制之一。本文对WERR队列调度算法的评估和设计对提高以太网交换机和路由器的队列调度服务、网络服务质量和优化网络资源利用率有重要意义。

关键词： 全球定位系统   硬件接收机   卫星位置计算   信号处理   跟踪捕获  

摘要： 近年来,GPS导航在全球卫星导航领域发挥了巨大作用,随着该领域的激烈竞争,各大国都致力于发展自己的核心高精度卫星导航系统。接收机是卫星导航系统用户端的核心部分,接收机捕获跟踪到卫星信号后进行伪距计算和提取电文以实现定位。本文针对接收机高稳定和高精度的要求提出一种基于ARM+FPGA平台的卫星接收机设计方案。\n 本文在分析卫星信号体制和捕获跟踪算法的基础上,设计了一种基于ARM和FPGA的卫星接收机硬件平台,开发了相应的软件,并应用于实际工程。首先,说明接收机硬件系统组成,提出芯片选型方案,对硬件电路进行信号实时性分析,硬件构成包含三个部分:以ARM为主的基带信号处理,以FPGA为主的相关器通道和ARM与FPGA之间信号的交互;其次,分析卫星信号体制、导航电文结构和卫星位置计算方法;接着结合跟踪算法,进行相关器设计,包括载波锁定环路和伪码锁定环路的产生方法;最后,阐述了捕获策略的设计,提出二维搜索捕获方案和直方图法同步策略,给出算法在硬件的实现方式和算法的MATLAB验证结果。最终结合上位机软件,对硬件的通信接口进行交互测试,根据串口输出数据,分析测试结果。\n 本文阐述了硬件设计的关键技术,给出基于ARM+FPGA硬件平台的卫星接收机的详细设计流程,对卫星信号捕获算法进行分析和改进,并验证算法的正确性,最后给出仿真结果和误差分析,说明本设计的可行性和正确性,同时也证明其性能良好,为下一步同步算法改进的研究提供基础。

关键词： 数控系统   PCI总线   五轴伺服控制卡   硬件设计   软件设计  

摘要： 基于“PC+运动控制卡”的开放式PC数控系统已发展成为当今数控技术的主流，该数控系统一般采用主从式控制策略，PC与运动控制卡之间通过计算机标准总线进行通讯。采用该结构的数控系统具有价格低廉、精度高、易于扩展升级等优点，因而在现代制造业自动化控制领域中有着广泛的应用。\n 本文设计了一款采用PCI总线的，基于32位的以ARM Cortex-M3内核的STM32F103微处理器为核心的多轴运动控制卡，以此控制卡与PC机为平台所建构的数控系统，将开放式体系的特点、PC机的信息处理能力与运动控制卡的运动轨迹控制能力有机地融合在一起。利用PC机的CPU来处理人机界面、发送指令和进行实时监控等系统管理工作，卡上专用的ARM处理器则进行所有运动控制的细节处理，这样无需占用PC机资源，能更快、更有效地解决复杂的运动控制问题，同时，PC机提供了标准应用程序接口，使数控系统的移植和互换操作变得很方便。\n 本文完成了通用型多轴伺服控制卡软硬件的开发。硬件设计上采用了PCI+EPLD+ARM为主要硬件设备，PCI总线有很高的传输速率，更好的实时性，使外设部件互连，为中央处理器及高速外围设备提供一座桥梁;EPLD的采用减少了系统硬件复杂程度，提高了系统的可靠性。便于系统的升级改造;而ARM为开发者提供了一个高性能低成本、成熟、快速开发的良好方式。设计上采用模块化设计思想，完成了STM32最小系统硬件电路、PCI数据总线扩展电路、信号检测与处理电路等硬件电路的设计。\n 软件设计在结构上采用集散式多级处理方式，按照上、下位机来划分实现功能，并以开放式设计思想为指导，使整个系统有很大的可扩性和二次开发能力;利用ARM实时性好、有多种中断的优点，及时准确地对一些信号，如能对运行过程中的限位、紧急断电等，进行检测与处理，提高了系统的可靠性。本文介绍了了内存读写、上下位机通信、中断处理、伺服闭环控制以及插补控制等的软件程序设计。同时，为体现开放式数控系统的特点，充分利用PC机资源，本文设计了一个人机交互友好、操作简便、实用性强的运动控制卡管理软件，大大地方便了对运动控制卡的调试与操作。

关键词： 双立方插值   图像缩放   算法   视频图像  

摘要： 该文首先介绍了三种图像缩放时常见的插值算法,并对它们进行比较分析,最终确定了该文是基于双立方插值（也叫双三次插值）技术的实现,接着在此基础上设计了一种应用于视频图像缩放的算法,最后在硬件方面实现了相对应的图像缩放的硬件设计并对它进行了功能仿真。该文的亮点在于视频图像缩放的双立方插值算法的设计,以及在硬件实现上为节省硬件资源所做的设计。

关键词： 高速U盘系统   FTL算法   地址转换   均衡损耗   回收代价   硬件设计  

摘要： U盘是近来出现的一种新型便携式存储设备，以其大容量、低功耗、数据非易失和高I/O传输性能等诸多优势，获得了越来越多的青睐。U盘大多采用NANDFlash作为其存储载体，实现数据的大容量存储。但是NANDFlash由于自身工艺特点，使得主机不能直接对其进行操作，因此产生了一个特殊的系统层，来将NANDFlash模拟成标准的块设备，这个系统层称为闪存转换层(FlashTranslationLayer，FTL)。FTL算法作为U盘系统的核心技术，不对外开放，因此研究FTL算法具有重大意义。\n 本课题设计了一种FTL算法模块，用在U盘系统中，实现主机与NANDFlash设备的高速通信。首先对目前存在的FTL算法进行了分析，在此基础上提出了本课题中设计的FTL算法;接着对该算法进行了详细的分析，将该算法分为逻辑-物理地址转换、均衡损耗和垃圾回收这三方面;然后采用模块化的设计方法，将这三个部分设计成不同的模块，使用Verilog硬件描述语言完成RTL代码设计;最后采用NC-Verilog仿真工具完成了对RTL代码的功能验证，并在Altera开发平台上完成FPGA验证，通过SynopsysDesignCompiler进行综合与时序验证。通过对功能仿真结果和综合报告的分析，表明本设计能够完成预期的功能，在SIMC65nm工艺条件下系统的工作频率可达300MHz，满足了课题的要求。\n 本文设计的FTL算法模块屏蔽了NANDFlash的物理特性，将NANDFlash模拟成标准的块设备，具有良好的应用前景和市场价值。

关键词： 巴克豪森噪声应力检测仪   嵌入式系统   软件设计   硬件设计  

摘要： 巴克豪森噪声检测技术是一种重要的电磁无损检测技术，已经比较成熟。因其快捷方便的特点，在铁路、航空和航天等工业部门得到了广泛的应用，并成为评估和检测铁磁性材料应力分布情况的一种重要手段。\n 近年来，ARM处理器技术和DSP处理器技术得到了飞速发展，它们集成度高并且体积小的特点为便携式巴克豪森噪声应力检测系统提供了技术基础。与此同时，嵌入式系统已成为IT业的一个焦点，它被大量的应用在自动控制、工业生产、军事技术和家用数码等设备上。本文描述的系统平台便是基于ARM和DSP建立的嵌入式系统平台。\n 文章首先对巴克豪森检测原理进行了研究，分析了巴克豪森噪声信号产生的实质，在理论研究的基础上，提出了基于嵌入式系统的便携式巴克豪森噪声应力检测仪的总体设计方案，基于对系统功能和性能需求的分析，将系统分为控制模块、传感器模块和电源模块三个部分;其次文章对系统硬件平台的选择过程和系统软件开发环境的建立过程进行了说明;接着文章从系统的PCB底板、传感器、信号调理电路和电源供应系统四个方面对系统硬件进行了设计，搭建出了系统硬件平台;再次文章从两个方面对系统软件进行了设计，基于嵌入式Linux操作系统开发出了简捷友好的人机交互界面，基于DSP开发出了数据采集与处理系统;最后经过实验验证，本文实现了嵌入式系统的基本功能，该系统能够准确有效实时地反应铁磁性材料的应力分布情况，具有便携、界面友好和检测精度较高等特点。

关键词： RFID技术   防碰撞机制   流密码算法   硬件设计   标签识别  

摘要： 超高频RFID技术因为有着高效、可靠、识别距离远等优点，被广泛应用在商品识别和数据采集等领域。近年来，关于RFID相关技术的应用受到了充分的重视，而作为RFID关键技术的防碰撞技术和加密实现技术也成为RFID研究中的热点。本文主要针对低成本RFID标签防碰撞机制和安全加密硬件实现方式进行了一些新的研究、设计。\n 本文对超高频EPC GEN2标准的标签防碰撞机制中存在的问题进行分析，考虑实现的难易程度，并提出新的防碰撞机制。通过对标签识别过程的吞吐率，碰撞发生次数和长指令发送次数等参数进行分析，提出5种优化的防碰撞方案:随机分组时隙方案、快速Q值调整方案、规定步长的方案、内插增加不同帧长的方案和随机分组快速Q值定位方案。并通过仿真对比证明随机分组快速Q值定位方案的防碰撞机制，可以在吞吐率，标签碰撞发生次数和长指令发送次数方面上有较好的提升;且该防碰撞机制不需要增加额外的阅读器指令，对读写器和标签端的改动较容易实现，可以在EPC标准的标签设计基础上，进行较小的改动得到具有该防碰撞机制的RFID标签设计。\n 对于低成本RFID标签，密码算法所面临的主要问题并非算法强度而是因其自身限制导致现有的成熟算法是否具有可行性的问题。有限的能量供应和用于计算操作的有限门电路是低成本无源超高频RFID标签设计中必须考虑的问题。本文提出的一种分段式RC4流密码硬件实现设计思想，具有硬件开销较小和加密速度较快的特点，可以作为低成本RFID标签轻度加密实现的参考。本文在此基础上实现了使用流密码加密认证并具有安全通信功能的低成本无源超高频RFID标签数字模块设计，按照ASIC设计流程，完成设计输入、功能仿真、时序分析、布局布线等一系列前端和后端的设计步骤;同时进行晶体管级功耗仿真，验证了其满足低成本RFID标签芯片中模拟部分的电源供给能力。

关键词： UniCore--3微处理器   在线调试器   断点调试   可调试性设计   片上追踪  

摘要： 随着集成电路制造工艺的不断发展，单芯片上可集成的晶体管数不断增多，芯片的功能和性能不断提高，内部结构越发复杂。这对流片成功率，高可靠软件系统开发等带来了更大的挑战，因而，需要更有效的调试方法保证软硬件的正确性。传统的调试手段逐渐显现出不足，可调试性设计应运而生。\n 可调试性设计是指在设计中为辅助调试而增加的专门设计，主要解决了集成电路开发中硬件调试和底层软件调试的问题。目前，常见的可调试性设计有软件调试器，硬件调试器（主要有在线仿真器和在线调试器）和片上追踪等。其中，由于在线调试器适用性广、性价比高，其在现代微处理器设计中得到广泛的应用。\n 基于北京大学微处理器研发中心承担的UniCore-3微处理器项目，本文完成了UniCore-3中在线调试器的设计和实现工作。\n 首先，本文分析并明确了调研的主要对象:基于JTAG技术的在线调试器。本文调研了现阶段主要处理器（包括MIPS、Sun和ARM等处理器）在线调试器的功能特性，组成结构和工作原理等。以调研结果为参考，本文结合UniCore-3处理器的功能特性，在基本功能、接口协议、功能扩展和多核支持等方面分析了UniCore-3处理器的调试需求。根据需求分析的结果，本文拟定了基于中断例外的调试机制，划分了软硬件功能并形成了设计规范。\n 其次，在设计规范的基础上，本文详细阐述了调试相关模块，包括指令断点单元、数据断点单元和片上调试器的设计和验证工作。本文从功能特性、接口时序和逻辑设计等方面对相应模块的设计和实现工作进行了详细说明。同时，本文采用了模块级验证和系统级汇编验证的方法对相应模块进行了功能验证。其中，共编写Verilog HDL代码5539行，发现并更正19处bug。\n 最后，本文详细阐述了调试软件的设计和实现工作。本文从功能设计和结构设计等方面对调试软件的设计工作进行了阐述。以核心功能:远程加载被调程序、调试信息打印、断点调试和多核支持为例，本文对调试软件的具体实现工作进行了详细的说明。其中，共编写设计代码5624行。