课程文献中心 更多>>

关键词： 多波束成像声纳系统   信号调理采集   数字信号处理   电源系统   PCB设计   FPGA  

摘要： 随着海洋资源开发和海洋防卫技术的快速发展，对高分辨率成像声纳的需求越来越迫切。本文基于多波束成像声纳系统的研制，展开了对系统硬件平台的设计与实现工作。 全文的主要研究内容如下： 1.依据结构化的思想，对多波束成像声纳系统的硬件架构进行设计，包括模块化设计和模块间接口设计，将系统分为发射模块、模拟信号调理采集模块、数字信号处理模块和电源模块，并完成了各个模块之间的接口设计以及系统硬件平台与上层软件平台间的接口设计。 2.依据自顶向下的设计方法，详细介绍了系统硬件平台从最顶层架构到最底层电路的实现过程，包括对信号调理采集模块、数字信号处理模块和电源模块的设计与实现。其中，信号调理采集模块主要完成对180路模拟信号的放大、增益控制、滤波和采集的功能。数字信号处理模块以高速FPGA为核心处理器，辅以外围电路模块主要完成数字复解调、滤波抽取和波束形成，以及控制波束数据上发至干端PC，进行实时成像。 3.完成了六片8层调理采集板、16层数字信号处理板和电源板数模混合的PCB设计，包括PCB的层叠结构设计、版面结构设计、布局布线设计以及主要硬件电路模块的布线约束规则设计，给出了最终的PCB设计图样。 4.通过湖试对系统原理样机进行了验证。湖试结果表明，所设计的硬件平台的参数指标均达到设计要求，且留有充分的裕量。其中硬件平台中调理采集电路满足功能要求，采集的信号质量优良。数字信号处理模块测试结果表明，系统硬件平台可支持系统运行所需要的各种复杂算法的实现，且能够通过千兆以太网与PC机实时通信。而高密度的系统电源模块可以满足发射机和接收机的供电需求，且系统电源的噪声与纹波均达到了设计指标要求。湖试结果有力地证明了本文所论述的多波束成像声纳系统硬件平台设计合理，能够可靠地满足系统要求。

关键词： 数字化变电站   合并单元   硬件设计   信号完整性  

摘要： 随着近年来电力产量的持续增加和电力系统规模的不断扩大,传统变电站综合自动化技术已经不能满足目前电力系统智能化发展的要求,推广和建立基于IEC61850标准的数字化变电站是电力系统技术发展的未来走向,也是目前我国电力系统研究和发展的热点和重点之一。 论文的设计任务围绕合并单元需要实现的功能展开,而整体思路则是以合并单元的硬件设计为出发点。首先介绍了数字化变电站的系统结构,并简述了合并单元的研究意义。在分析比较IEC60048-7/8和IEC61850-9标准后,采用IEC61850标准作为本合并单元的设计依据。其次分析了合并单元的各种同步方案,提出了由IRIG-B码和PPS秒脉冲作为同步信号的基准,利用ADSP和FPGA双处理器架构的合并单元硬件设计方案。合并单元以BF536和EP2C8为核心处理器,在最小运行系统的基础上,利用AD7606、MT48LC4M16A2、SST39VF和88E6060等芯片,进行必要插件和系统电路的扩展,从而完成数据同步接收、数据处理和数据发送等工作。本文根据模块化设计思路,分析了各个插件和所需模块的功能和原理,并按照器件选型、原理分析和PCB设计的顺序展开论述。 本文对合并单元整体硬件原理设计的同时,还进行了PCB板电路的设计,并通过信号完整性仿真软件对所设计的印刷电路板进行信号仿真。最后,本文根据ADSP和FPGA的集成开发环境,简述了对合并单元的调试。

关键词： 链表存储   低功耗   查找表   图层混叠  

摘要： 在科技高度发达的今天，各式各样的的现代化电子产品正在改变着我们的生活和工作方式，为了实现操控更加简单方便，更更具有智能人性化，它们必须提供用户丰富的操作界面，简便的功能控键，清晰的运行状态，以及友好的提示信息等，这些功能正是由OSD（On Screen Display）系统来控制完成。OSD控制系统是目前电子产品中非常常见的控制电路，应用非常广泛，因此在电路的设计上提出了更高的要求：低成本，小体积，少功耗，多功能，易控制等。 本论文针对以上要求，提出了一种全新的设计架构来提高OSD控制器的性能，进而更好地服务于高品质的电子产品。主要采用以下几方面的技术： 1.软件和硬件协同运作，这样既能利用软件的操作方便、修改灵活等优点，又能利用硬件的运行速度快等优点，二者有机结合，从而提高OSD控制器的工作效率。 2.多区块数据链表存储和访问，它能够动态地分配存储空间和存储顺序，用户可以通过软件对每个OSD块进行修改，易于操作，控制方便。另外存储器中只需要放置每个区块的有效数据，无需整个显示画面的数据，因此极大地提高了存储器空间的利用率，同时减少了系统带宽需求。 3.使用彩色索引技术，OSD图像数据是利用索引值通过查询颜色查找表而取得，这样在满足系统画质的要求下，可以减少了系统的存储空间和带宽的需求，另外该技术容易调整图像的颜色，软件只需要更改数据量较小的颜色查找表，而无需对比较庞大的OSD数据块做修改，控制方便简单。 4.采用门控时钟来降低动态功耗，使用了功能和非功能相结合的使能控制，采用了多级门控时钟设计、运用了主动式和被动式相结合的设计理念，极大地降低了OSD控制器的功耗。 本文在研究设计过程中，首先将OSD功能从软件和硬件实现上做了明确划分，并对硬件部分提出了设计功能需求，制定实现架构。然后利用高级语言进行软件建模，完成性能评估后，进行硬件设计，使用VerilogHDL进行编写RTL代码。最后使用高级验证方法学OVM进行功能仿真，同时将该模块整合到系统中，通过FPGA进行验证。经过全面的测试和验证，证实了OSD控制器符合预期目标。

关键词： 人体工程学   办公空间   空间因素   硬件设计   办公环境  

摘要： 人体工程学,使我们更好掌握了人体比例的尺寸在办公空间的运用,使我们更好的运用人体工程学进行办公空间的设计.将人体工程学引入办公空间设计中,为办公空间设计提供了更加科学理性的设计依据,二者的目的都是为了提高人们的工作质量,这篇文章主要从人体工程学的空间因素、硬件设计和办公环境来展开叙述.

关键词： 高速串行总线   多核DSP   VPX标准   SRIO   FPGA   实时图像处理  

摘要： 随着光电跟踪的需求进一步提升，高分辨率、高帧频的图像传感器不断应用在光电测量设备中，导致系统中的图像处理任务数据运算量大，传输带宽要求高。为突破现有图像处理系统在运算和传输方面的局限，本文提出了一种基于新型串行总线标准VPX下的多核DSP+FPGA图像处理系统设计方案。设计方案一方面凭借VPX标准强大的任务计算能力，高速高带宽的背板连接，抗恶劣环境等优势，提升了系统的性能和可靠性;另一方面发挥DSP+FPGA结构处理能力强，灵活通用的特点，使新的系统可以适用于不同的应用。 依据设计方案，论文对VPX标准的规范和设计标准进行了深入学习。并在详细分析了系统的应用需求后，选择合适的处理器芯片，然后围绕处理器设计板卡上相关的外围电路，完成了图像处理系统的原理图、高速PCB等硬件设计。论文开发的图像处理系统将主要应用于多模图像跟踪和景象获取智能头部，在完成相关的图像处理之前本文首先在系统内进行了数据流传输结构的设计，实现了光纤串行图像的接收与发送，DSP与FPGA基于SRIO协议的高速互连以及外部存储器中的数据缓存和处理器之间的共享存储。 论文完成了图像处理系统的硬件设计，并在新的系统中开展数据流的高速传输和存储设计，有效的解决了光电测量设备中前端数据源图像的高速输入和实时处理问题，具有较高的工程应用价值。

关键词： 导航   监控   单片机   硬件设计  

摘要： 导航远端维护系统是为了解决机场各导航台站的参数和数据不能集中监控的问题而设计的一种导航设备远程监控系统,采用基于MCS-51芯片为核心的硬件设计方案。本文讲述其硬件方面的设计原理。

关键词： 固定电话通信   多媒体应用   ARM   Cortex-A8   硬件设计  

摘要： 随着多媒体与嵌入式技术的发展，人们越来越希望通信设备具有丰富的功能。虽然固定电话的仅有通话功能，但是固定电话通信以其信息安全度高、通话质量稳定等优势在一些应用场合仍不可被替代。于是，可以利用微处理器强大的数据处理能力，给固定电话通信增添丰富的多媒体应用功能。因此，基于嵌入式微处理器的智能电话设计已经成为人们研究的热点之一。 本文通过对市场调研，确定了本设计智能电话的产品定位和需要实现的功能，目标是设计出具有大容量存储、影音播放、上网、照相和摄像、固定电话通信等功能的智能电话。本文完成了智能电话的硬件整体架构的设计，然后考虑成本等因素，选择了合适的处理器和各功能模块电路的核心元器件。 本文使用的是三星处理器S5PV210，内核为ARM Cortex-A8。本文利用其内部集成的丰富的接口模块，完成了数据存储器模块电路、程序存储器模块电路、SD卡接口电路、USB接口电路、音频电路、显示电路、触摸屏电路、摄像头电路、以太网电路、固定电话电路等各个功能模块的硬件电路设计。本文对各功能模块的电源需求做了分析，考虑各个模块所需电压的大小和对纹波大小的要求，完成了整个系统的电源电路的设计。 本文从高速电路板信号完整性的角度完成了电路板的设计，主要包括层叠结构设计、布局设计和布线设计。最后，对电路板进行了焊接和调试，从调试结果看，电源系统能够为各功能模块提供稳定的电压和电流，各功能模块能够稳定的工作。最终本设计实现了一款具有丰富功能的智能电话。 本文的创新点是将固定电话通信和基于Android系统的嵌入式开发平台联系了起来，实现了固定电话的智能化，以触摸屏触控拨号取代了传统的机械按键拨号，设计的固定电话更加智能、高端。

关键词： 高速DSP   TS201   回波模拟器   相参信号模拟  

摘要： 随着信息技术和军事技术飞速发展，对雷达性能提出了越来越高的要求，雷达技术更新换代的频率越来越高，因此需要尽可能缩短雷达系统设计、调试、联调和外场实验周期。在现代电子战环境下，发射信号的波形越来越多，必须通过仿真逼真的雷达信号环境来降低信号处理设备的研制成本，以加快研制时间。本文介绍了一款雷达回波模拟器的软硬件设计，主要内容包括： 提出了基于数字信号处理器（Digital Signal Processor，以下简称DSP）的雷达回波模拟器的总体设计方案。该模拟器通过DSP软件算法模拟包括动目标、杂波、噪声在内的雷达回波波形;通过上位机程序进行雷达参数和目标参数设置及显示功能;基于DSP+FPGA（Field-Programmable Gate Array，现场可编程门阵列）的硬件构架使其能够产生各种雷达脉冲，并具有良好的实时性。该模拟器可适应多种雷达制式，适用于雷达信号处理设备的调试。 回波信号模拟算法设计。该模拟器的信号模型建立分为目标模型和环境模型。利用线性叠加的方法，对目标模型和环境模型两部分叠加组合，即实现雷达回波信号模拟。其中目标模型着重于对运动目标的多普勒效应仿真，切合当前雷达数字信号处理对动目标特征提取和识别的研究趋势。 回波模拟器上位机应用软件设计。上位机应用软件完成目标及环境参数设置，数据通信和显示界面功能。在显示界面模块利用专业图形程序接口逼真模拟包括扫描线、余辉、各种显示模式在内的雷达显示效果。使用户能够直观了解目标及环境参数特性，便于参数设置。 回波模拟器硬件设计。该设计基于DSP+FPGA的体系构架，主要功能包括接口及时序控制、生成回波模拟信号、数字正交上变频等。 最后对研究成果进行了总结，并对未来的研究工作和需要完善的部分进行了展望。 通过以上几个部分的工作，使该回波模拟器能够适应多种体制雷达，模拟目标和干扰参数灵活可变，接口丰富，具有良好的灵活性和可扩充性

关键词： 并行处理   TMS320C6455   TMS320C6657   信号完整性   Hyperlynx  

摘要： 随着数字信号处理技术以及通信技术的不断发展，数字图像处理系统在工业检测、医疗设备、娱乐电子、国防军事等诸多领域得到了广泛应用。在嵌入式应用中，图像处理系统更加强调系统的实时性与稳定性，并且在功耗与结构上有更多的限制。高性能数字信号处理器（DSP）作为一种专用的数字信号处理器，非常合适应用于嵌入式领域的图像处理。然而，图像处理运算量大，数据吞吐量大，单颗或者单核的数字信号处理器往往不能够满足图像处理应用的实时性要求。采用多颗处理器或者多核处理器构成并行系统，是提升系统性能、满足图像处理实时性要求的主要途径。 本课题以实际项目应用为依托。首先，提出并实现了一种以三颗高性能DSP为核心电路的实时图像处理系统。测试表明，该图像处理系统达到了项目的实时性与稳定性的要求。其次，在多颗DSP并行系统实现的基础上，又提出了一种基于多核DSP的实时图像处理系统，在满足图像处理实时性的前提下，进一步实现了系统的低功耗，整体性能的提升为图像处理算法的升级改进，提供了更加广阔的空间。系统设计以DSP+FPGA为电路核心，配合以高速外部存储器，保证系统在硬件上具备足够的运算能力;同时配合以高速数据接口为大数据量的图像传输提供了足够带宽。 课题涉及的硬件系统，核心处理器内核频率以及高速总线的数据速率，均达到了GHz以上，与此同时，系统功耗达到10W以上，必须以高速数字系统的设计方法进行设计。设计过程中，通过大量的仿真分析，从原理图的电源电路设计、高速互联的拓扑结构以及印制板电路的叠层、布局布线等诸多方面保证了图像处理系统中高速信号的信号完整性以及电源系统的电源完整性，从而确保硬件电路的正确可靠。 论文首先提出了基于多颗DSP以及基于多核DSP的实时图像处理系统的方案设计，并对两种方案的主要硬件电路设计进行了综合对比介绍;其次在信号完整性分析的基础上，设计并实现了DSP处理板的印制电路板并对相关仿真做了介绍;最后通过基本电路功能测试、图像处理联调测试以及环境测试验证了多DSP实时图像处理系统的实时性以及可靠性。

关键词： 总线分析   交互触发   连续触发   协议分析  

摘要： 计算机系统总线是计算机系统发展的瓶颈。在测试领域，测试总线的发展也牵引着虚拟仪器在高速、高精度、Automatic Test Equipment（ATE）技术路线上的发展[1]。但我国在总线的研究和应用上起步太晚，严重缺乏总线驾驭能力[2]。总线测试仪器设备的落后，是这一问题的关键。 针对这一现状，本课题设计出一款能方便应用于总线分析的测试模块——总线分析仪模块。此模块以PCI接口作为与上位机通讯端口，以FPGA为核心，实现了集64通道数据采集功能和数据发生功能于一体的总线分析功能，其特点是可以进行连续触发、交互触发以及3种串行总线协议分析。 本课题主要内容： 1、总线分析仪模块基本硬件电路设计;本课题根据标准尺寸和功能需求，对整个板卡的结构进行了科学设计。针对具体的电路指标，本课题对总线分析仪模块的两个基本部分（数据采集模块和数据发生模块）进行了合理的电路设计和FPGA程序开发;2、总线分析仪模块两工作模式的设计—连续触发和交互触发工作模式;连续触发模式仅对特定数据和对应采集时间进行记录，相比传统模式，其大大减少了存储数据量。这一设计的实现，使本总线分析仪模块能长时间对被测对象进行监测。交互触发模式使两模块的配合不再仅仅是简单叠加组合;3、三种串行总线（1553B、CAN、I2S）协议分析功能的实现;本课题挑选目前应用非常广泛的三类串行总线进行了详细透彻的分析，在前人研究的基础之上，设计出了更为简洁合理的总线触发模块;4、样机的调试与测试;在样机完成后，对样机的各个功能指标进行了调试，最终测试结果表明四台样机全部符合指标要求。