课程文献中心 更多>>

关键词： 频率分集阵列雷达   阵元脉冲编码雷达   主瓣欺骗式干扰   发射信号硬件设计  

摘要： 随着电子元器件的发展,干扰机产生的干扰信号日益逼近真实目标反射回的电磁波。由于传统的相控阵雷达发射方向图只与角度有关,难以获取目标更多维度的信息,使得主瓣欺骗式干扰严重影响了传统雷达对目标的检测性能与跟踪能力,给雷达抗干扰算法带来了巨大的挑战。波形分集阵列雷达是对发射信号加入微小的时延、频率偏移或者脉冲编码的一种新体制雷达,提供了目标更多维度的信息,为目标检测、杂波抑制以及抗干扰技术等研究提供了新的思路。同时波形分集阵列雷达在发射端需要进行信号调制,使得其在系统设计以及干扰处理更加复杂。因此研究波形分集阵列雷达发射信号的硬件设计与抗干扰技术具有十分重要的意义。本文主要针对频率分集阵列雷达和阵元脉冲编码雷达这两种波形分集阵列雷达体制,对波形分集阵列雷达的硬件设计与抗干扰技术展开研究,主要工作可归纳为:1、建立频率分集阵列(Frequency Diverse Array,FDA)-多输入多输出(Multiple-Input Multiple-Output,MIMO)和脉冲编码(Element Pulse Coding,EPC)-多输入多输出(Multiple-Input and Multiple-Output,MIMO)这两种波形分集阵列雷达体制下目标和干扰的信号模型。首先,介绍了基于数字射频存储技术下干扰机产生欺骗式干扰的工作原理,其次分析了频率分集阵列雷达体制下发射方向图的特性,以及目标和主瓣欺骗式干扰回波信号的表达式,发现在发射端加入微小的频率步进量使得FDA-MIMO雷达具有距离角度的耦合特性,导致主瓣干扰和目标在发射维度的存在差异,故能在发射-接收维度上区分出目标和干扰。在此基础上分析了阵元脉冲编码雷达的发射方向图特性,以及该体制下的目标和干扰的回波信号的表达式,发现在发射端加入脉冲编码使得EPC-MIMO雷达具有脉冲角度的耦合特性,导致主瓣干扰和目标在脉冲维度上存在差异,因此在发射-接收维度上也能区分开目标和干扰,并通过仿真验证了波形分集阵列雷达抗主瓣欺骗式干扰的有效性。2、针对波形分集阵列雷达发射模块硬件设计以及系统实现方案的问题展开研究。首先分析了相控阵、MIMO、FDA-MIMO以及EPC-MIMO雷达体制下的发射信号构成,总结需要在FPGA中搭建的模块;其次基于FPGA开发和实现各模块,并将功能仿真的结果与MATLAB信号处理的各节点数据进行对比分析,验证设计的波形分集阵列雷达发射硬件模块的有效性。最后介绍了团队自研的波形分集阵列雷达系统的方案,并将设计的发射模块配置在不同工作模式下,通过对实测数据进行分析,验证对目标探测以及干扰检测的能力。3、针对EPC-MIMO雷达主瓣欺骗式干扰抑制的问题展开研究。首先分析了在阵元脉冲编码雷达体制下转发式主瓣欺骗干扰和目标的信号之间的差异。其次研究出利用干扰和目标的脉冲编码不匹配来抑制主瓣干扰的方法。最后配置波形分集阵列雷达发射模块工作在EPC-MIMO模式下进行外场抗干扰实验,并与MIMO模式下的实测数据处理结果进行对比,结果表明所提EPC-MIMO雷达抗主瓣欺骗式干扰算法的干扰抑制性能提高了10dB。

关键词： 边缘设备   脉动阵列   协处理器   数据复用   稀疏网络   负载均衡  

摘要： 当前随5G物联网时代的到来,节点间的数据传输速度得到了极大地提升。在此基础上大量数据在中心节点和边缘节点设备上的处理速度问题将决定着物联网设备数据传输能力及智能化水平。因此本文所进行的关于SK等新型高精度神经网络专用硬件电路的设计与研究工作就是当前在物联网与智能化结合的大背景下,基于边缘设备算力小、功耗要求低的特点,传统的通用硬件方案并不适合的情况下,针对当前SKnet等新型神经网络结构以及边缘设备中应用越来越广泛的稀疏网络结构,通过构建稀疏网络专用脉动阵列硬件推理结构和SK卷积关键硬件电路以实现更高效、更加适合边缘设备的硬件推理新方案。文中整体硬件方案是基于脉动阵列结构所设计的,因而权重与数据得到了极大的复用,芯片同内存之间的数据传输压力得到减小。这种特殊的阵列计算结构在加大计算并行度的同时,也通过利用流水线方法提升了架构整体的数据吞吐量;其次利用量化、剪枝技术显著缩小深度神经网络模型大小,使得深度神经网络模型在边缘设备上传输与部署成为可能;针对SKnet中的特殊的全局平均池化和全连接层非线性变换环节本文设计了关键硬件推理结构以减小其在推理速度提升过程中带来的瓶颈问题;神经网络硬件加速推理结构作为协处理器,在设计过程中可以结合大多数神经网络运算特点为其设立协处理器指令,使得协处理器具备一定的可编程性,大大增强了硬件推理结构应用的灵活性,以适用于其他复杂的模型推理任务;最后针对边缘设备中所常用到的稀疏网络模型本文提出了基于权值分组得稀疏网络硬件推理结构,实现了兼顾阵列计算的密集性与最大程度地去除稀疏性所带来的不必要的零计算目标。通过在ZYNQ XC7Z020 FPGA上实现部署并实际测试得到单个该稀疏神经网络推理结构进行密集推理与70%稀疏推理时峰值吞吐量分别为21GOPS与70GOPS,功耗仅为1.93W,能效比分别为10.9与36.3。在单个稀疏神经网络推理结构实现的基础上,本文又利用ZYNQ-7 ZC706 FPGA集成并部署了四个相同的稀疏网路处理结构用以实现四核并行推理,针对多核稀疏网络处理结构在并行化推理过程中产生的负载不均衡问题,文中提出并采用了基于贪心策略的调度准则对硬件利用加以优化,成功实现了并行化推理的同时进一步提高硬件资源利用效率的目标。最终四核并行稀疏网络推理结构在进行密集推理与70%稀疏推理时峰值吞吐量分别为为84GOPS与336GOPS,总体功耗为3.93W,能效比可达到24.79与99.12。

关键词： 数据采集系统   联锁保护系统   硬件设计   软件开发  

摘要： 随着北京正负电子对撞机对撞能量和取数效率升级项目(BEPCⅡ-U)、高能同步辐射光源(HEPS)，以及国内一些其它加速器建设项目的启动，对超导高频腔和高功率输入耦合器的需求量日益增加。为了满足各大加速器对耦合器和高频腔的需求，先进光源技术研发与测试平台(PAPS)应运而生。为了同时满足耦合器和高频腔批量测试中，以及高能光源高频系统正式运行时对数据采集和联锁保护的需求，本论文研发了一套模块化、集成化、自动化程度高，且易于移植的数据采集和联锁保护系统。　　研发的数据采集系统主要包含三个部分，分别是慢信号采集系统、射频信号采集系统，以及高频丢束诊断系统。使用横河公司的PLC模块研发了慢信号采集系统，完成对温度、压力、流量等慢变化信号的采集，并输出相应的联锁信号;基于低电平控制系统的射频前端和FPGA板卡研发了射频信号采集系统，完成对射频信号的采集和处理，并输出相应的联锁信号;此外，基于NI PⅪ系统开发了高频丢束诊断系统，完成对束流丢失时刻高频系统中各射频信号和束流信号的采集和处理，明确是否为高频系统故障引起的束流丢失。通过研发的数据采集系统，可对高频设备进行全面的监控，在发生故障后快速查明故障原因，提高加速器运行的稳定性和可靠性。　　联锁保护系统用于在设备发生故障时，提供及时的联锁保护。首先基于商业的ZYNQ开发平台搭建了16通道的联锁保护系统，完成了联锁保护程序的开发。对该联锁保护系统进行了测试，各项功能满足预期目标，明确了实现联锁保护功能的硬件需求，验证了使用Xilinx ZYNQ芯片完成联锁保护功能的可行性。随后根据HEPS高频系统对联锁保护的需求，设计了54通道联锁保护系统的硬件电路，并完成了PCB板卡的制造。设计了54通道联锁保护系统的机箱，完成了整套系统的集成。通过使用FPGA实现联锁保护功能，对联锁信号的响应速度更快，能够更好的保护高频设备不被损坏。　　数据采集与联锁保护系统的控制软件基于实验物理与工业控制系统(EPICS)完成，数据的存储使用Archiver Appliance完成。为了贯彻模块化和分布式的设计原则，数据采集系统和联锁保护系统开发有嵌入式Linux系统，实现了EPICS的内嵌。为了提高系统的自动化程度，使用EPICS的扩展模块Sequencer开发了自动控制程序，基于Python语言开发了数据采集程序、数据分析程序和联锁事件筛选程序。　　将研发的数据采集和联锁保护系统应用到了耦合器自动老练、HEPS增强器高频腔测试，以及北京正负电子对撞机的故障诊断中，各个子系统工作正常，满足预期的目标。研发的数据采集与联锁保护系统后续也将在进一步完善后应用于HEPS高频系统中。

关键词： 地磁探测   信号处理系统   FPGA   硬件设计  

摘要： 地下空间目标探测技术在铁磁性矿物定位、城市地下空间搜索等方面有着广泛的应用。而基于电磁感应的地下空间目标探测技术由于不受地形影响,且有效探测深度大等优点,从而得到了广泛的研究。 论文主要完成了电磁探测系统中弱信号检测部分的设计与实现。根据地磁探测系统的设计指标,开展了基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的地磁探测信号处理系统的算法流程和硬件设计等工作。首先根据信号处理系统的指标,设计了基于软件无线电理论的正交解调的弱信号检测算法,并完成了相应的硬件方案设计及芯片选型;其次,设计了信号处理系统硬件电路,包括前端电路模块、ADDA子卡模块以及信号处理器模块等,并完成了相应的原理图与印刷电路板(Printed Circuit Board,PCB)的设计;再次,对设计的信号处理系统进行硬件及软件调试;最后搭建了地磁探测系统调试平台,测试了信号处理系统的各项性能指标并分析了处理结果。 测试结果表明,论文设计的地磁探测信号处理系统可有效检测出1u V级信号,基于FPGA的地磁探测信号处理系统的各项性能指标均符合设计要求。

关键词： 地基伪卫星   导航定位   组网布局   硬件设计   定位算法  

摘要： 地基伪卫星导航定位系统是一种由地面伪卫星基站与用户接收机构成的陆基无线电导航系统,其既可作为GNSS的辅助增强系统以提高定位精度与可靠性,又可在GNSS拒止环境下作为独立的导航定位系统为用户提供PNT服务。目前军民应用领域对室内外位置信息的准确性、实时性与可靠性等方面均有着越来越高的要求,GNSS已难以满足纷繁复杂的各种需求,故对地基伪卫星导航定位技术进行研究具有十分重要的意义。然国内现有的地基伪卫星导航定位系统精度低,限制了其实际工程应用的推广。为此,本文对高精度地基伪卫星导航定位技术进行了较为深入的理论分析与仿真验证,主要研究工作如下:1.针对如何确定基站的组网布局问题,本文对单元区域内不同的基站组网布局方案进行了设计与仿真,并利用遗传算法对其进行优化,得到单元区域内不同数目基站的最优组网布局方案,GDOP均值较优化前分别降低了0.28%、20.6%、7.3%与21.4%;在此基础上,将单元组网布局方案扩展至更大区域内进行仿真验证,为系统的基站组网布局方案设计给出了理论指导。2.为提高系统的定位精度与速度,本文提出了一种厘米级定位算法。针对定位算法模型的病态性问题,采用Tikhonov正则化对病态性进行矫正;利用单基站双频双天线四信号以增加接收机的观测量,使用单差载波相位观测量进行定位解算,并使用LAMBDA算法对周整模糊度进行整数固定。利用该厘米级定位算法可实现平均误差8 cm的定位精度,并与现有算法进行对比分析,验证了本算法的优越性。3.为减小系统硬件带来的定位误差,本文通过建立信号通道模型确定了收发机硬件设计与系统伪码测距偏差之间的数理关系,分析了多器件级联时测距偏差满足线性叠加的条件并进行了仿真验证;基于此,对项目收发机中的LNA、BPF进行了测试,并利用实测数据代入数理模型得出两器件级联造成的伪码测距偏差约为4.30 ns,为系统收发机的硬件设计给出了理论指导。本文通过对高精度地基伪卫星导航定位技术进行研究,为基站的组网布局与收发机的硬件设计提供了理论指导,并提出了一种厘米级的定位算法,有助于推动地基伪卫星导航定位系统的研究与应用。

关键词： 飞轮储能   电磁轴承   PID控制   遗传算法  

摘要： 在“双碳”和可再生能源利用的大背景下，储能技术被认为是解决可再生能源分散性、不稳定性以及间歇性，提高可再生能源大规模并网电能质量、电网稳定性和供电可靠性问题的有效方案。在不同应用场景下，包括物理储能和化学储能在内的各类储能技术具有不同的优势。相对于化学电池，飞轮储能系统具有高功率密度、高效率和低损耗等特点，在不间断电源和电网调频等领域有广阔应用前景。飞轮储能系统在运行过程中可能会受到外界干扰造成飞轮储能系统失稳导致设备损坏，甚至发生重大安全事故。轴向电磁轴承控制系统决定了转子轴向稳定性，本文主要针对30kJ/2kW飞轮储能轴向电磁轴承控制系统进行理论分析和实验研究，主要工作包括:　　1)推导30kJ/2kW飞轮储能轴向电磁轴承系统数学模型，对轴向电磁轴承系统数学模型进行线性化处理，求出控制系统偏置电流i、位移刚度kx和电流刚度ki表达式。　　2)类比弹簧系统“质量-弹簧-阻尼”动力学模型求出轴向电磁轴承系统动力学模型，推导出飞轮转子偏置电流、控制参数对等效阻尼和等效刚度的影响;根据30kJ/2kW飞轮储能轴向电磁轴承系统实际结构选择合适偏置电流，求出相应位移刚度和电流刚度。　　3)采用临界比例度控制算法对30kJ/2kW轴向电磁轴承数学模型进行PID参数整定;利用轴向电磁轴承系统开环相角裕度、闭环带宽与超调量、调节时间之间的关系，提出满足一定相角裕度，求解系统最大闭环带宽的适应函数，编写并运行遗传算法程序，代入轴向电磁轴承Matlab/Simulink数学模型中进行仿真验证。　　4)设计轴向电磁轴承控制系统控制板和功率板PCB电路原理图，优化功率器件，光纤器件和电源芯片等关键器件布局，并对信号线和电源线排线进行设计，提高器件之间电磁屏蔽;对轴向电磁轴承电流内环进行控制参数设计，在Matlab/Simulink中搭建相应仿真模型并进行仿真验证。　　5)编写、调试控制板PWM信号、功率板电压、电流传感器等软件程序，基于30kJ/2kW飞轮储能设备完成控制系统电流内环PI控制实验，实验结果表明设计DSP控制程序、控制板和功率板能实现内环电流跟踪;采用抽A4纸方法对位置外环电涡流位移传感器进行校正，控制系统能够准确显示金属盘位置。

关键词： 新能源汽车   整车控制器   UDS协议   XCP协议   测量与标定   Bootloader下载  

摘要： 随着新能源汽车的普及,汽车新四化进程的加快,汽车产品迭代周期缩短,行业对汽车ECU的开发效率要求也越来越高,与此同时,基于智能驾驶,汽车网联化的需要,对ECU安全性和易用性也提出了更高的要求。整车控制器作为新能源汽车众多ECU中的重要部件之一,目前国内高校对整车控制器的研究普遍针对其某一特定技术展开,缺少对其软硬件设计,诊断协议及标定协议及周边工具链系统性研究的成果。本文基于恩智浦MPC5744P微控制器设计了一款用于快速验证整车控制策略模型的整车控制器,通过对整车控制器代码分层架构和ISO 14229、ISO 15765、XCP等协议的研究,搭建了Simulink控制策略的集成框架,编写实现了:底层驱动、UDS诊断协议,XCP标定协议及代码集成、Boot Loader、A2L集成等周边工具链。硬件设计上,通过多次设计迭代,满足了整车控制器对新能源汽车数据采集和控制及实验室台架的定制化测试需求,不仅包含整车控制器常规的模拟输入采集接口、数字输入输出接口,PWM捕获及输出接口,CAN和LIN通信接口,还实现了实验室台架测试所需的温度采集及模拟输出等接口。软件设计上,通过对UDS及XCP协议的研究,首先,实现了UDS协议以满足了车辆诊断及OTA升级需求,并设计实现了基于UDS协议的Boot Loader上位机;同时加入XCP协议的支持,使得本文设计的整车控制器可使用INCA标定软件对控制器的参数进行实时测量和修改,以满足整车控制策略开发的标定需求。由于控制策略部分C代码使用Simulink模型生成,本文还为此设计了代码集成工具,用以集成底层基础软件与控制策略代码。论文最后,对本文设计的整车控制器进行了测试与验证,对其UDS下载、XCP标定、等软件功能及硬件接口进行系统测试与验证,配合企业合作方完成车辆改装和实车测试。测试结果表明,本文研究成果满足整车控制策略的开发验证需求并稳定运行。

关键词： 长基线定位   水声定位浮标   OMAP-L138   FPGA  

摘要： 本文以长基线合作目标水下定位系统为背景,针对浮标定位系统的实际工作原理及过程分析出系统的功能需求,并分析传统定位浮标的不足之处,在此基础上提出小型水声定位浮标的相关设计方案。接着对系统中的处理器So C、FPGA等芯片及其他相关功能模块进行选型。最后对方案中具体的软硬件设计过程及方法进行了详细的叙述。本文所设计的小型水声定位浮标可以分为模拟接收机单元及信号处理与数据通信单元。系统中模拟接收机单元实现了将水听器产生的差分信号转换为单端信号,并将转换后的信号进行前级放大、带通带通滤波、后级放大及光耦隔离处理。最终得到低噪声且幅值合适的模拟原始信号,供信号处理与数据通信单元进行采样及后续的处理操作。信号处理与数据通信单元负责信号的处理、原始数据的存储及与显控平台之间的数据/指令通信,该模块采用Xilinx的Spartan-6系列FPGA实现了对3路水听器原始信号的采集、缓存,并通过u PP接口发送给So C进行处理。以及通过GPS秒脉冲校准后的同步脉冲实现了系统的同步功能。本文采用的So C为TI公司的OMAP-L138,该So C将ARM处理器与DSP相结合构成双核架构。其中的ARM处理器运行Linux操作系统,通过Linux系统的多进程调度功能实现了与FPGA间的数据通信、与显控间的网络指令数据交互及浮标GPS位置坐标记录及数据存储等功能。DSP核主要负责对原始信号进行信号检测与时延估计处理,并通过中断异步通知与共享内存等方式实现了与ARM核之间的核间通信功能。最后通过ARM核将DSP的解算结果与GSP定位数据进行打包处理并通过无线电台上传至显控平台,实现了定位系统中浮标基元的基本功能。本文最后对系统中的模拟接收机单元及信号处理与数据通信单元中主要部分的软硬件功能进行了功能测试并给出了测试结果与分析,最终验证了浮标系统的软硬件设计方案的稳定性与可靠性,满足设计需求。

关键词： SLAM   AMCL   FPGA   A*   硬件加速  

摘要： 近些年来,同步定位与建图(Simultaneous Localization and Mapping,SLAM)技术在算法、硬件等方面都有着显著的发展,产生了广泛的应用,包括送餐机器人、扫地机器人、自动驾驶等,然而,SLAM技术的高计算复杂度限制了它在硬件上的实现。现有的用于SLAM技术实现的主流硬件平台(包括CPU、嵌入式ARM系统等)算力有限,对于高复杂度的SLAM算法,无法达到较好的实时性和较低的计算功耗。因此,本文针对SLAM中的定位导航关键技术,设计了面向SLAM的高能效定位导航硬件加速器,通过算法与硬件的协同设计,在满足定位精度需求的同时,达到了较高的能效。本文的主要内容如下:首先,分析了SLAM技术的国内外研究现状以及整体的发展趋势,并介绍了SLAM中定位导航算法的基本原理。其次,针对现有主流SLAM定位导航算法(AMCL定位算法和A*导航算法)存在的问题进行了分析和优化设计,提高了定位精度,降低了计算复杂度,并分析了算法各个部分的计算复杂度及其占比情况,为后续的软硬件协同设计提供基础。随后,针对优化后的定位导航算法,设计了基于FPGA的高能效定位导航硬件,将计算复杂度较大的算法部分映射在FPGA的PL(可编程逻辑)部分实现对其的加速,将计算复杂度较小以及灵活度较高的部分实现在FPGA平台的PS(处理器系统)部分,并提出了基于乒乓存储的粒子读取技术,双并行流水激光数据计算技术,基于数据缓存的似然域模型计算技术等,提高了硬件计算速度,降低了计算能耗。最后,对设计的高能效定位导航硬件加速器进行了测试与分析,并与CPU和嵌入式ARM系统实现的定位导航硬件进行了对比。相比于后两者,本文设计的定位导航硬件加速器在保持同样的定位导航精度的情况下,大幅提升了计算速度,并降低了计算功耗,具有低延时,高能效的优势。可以应用于基于SLAM技术的移动机器人、自动驾驶等应用。

关键词： 高采样率   深存储   通道同步   marker功能   任意波形发生器  

摘要： 为满足各行业提出越来越高的测试要求,任意波形发生器正朝着高采样率、深存储和通道精确同步的方向不断发展。本课题以10GSPS双通道任意波形合成模块的硬件设计为目标,重点解决设计中面临的高速大容量存储、高速数据传输接口同步以及宽带高分辨率时钟合成等方面的技术难题。主要工作包括如下:1、总体方案设计。通过分析DDFS和DDWS两种波形合成技术对存储器的访问特点,结合本课题4G样点每通道的存储要求,在对比多种存储器性能的基础上选择DDWS实现波形合成,并确定“FPGA+DDR3 SDRAM+DAC”的系统框架;针对宽带高分辨的采样时钟要求,采用DDS激励PLL的时钟合成方法,实现2.5GHz～5.0GHz频率范围和100Hz分辨率的指标要求;针对DDR3 SDRAM的复杂读写控制和数据读取不连续问题,采用存储器接口控制IP核与异步FIFO相结合的数据读取与处理方案,将DDR3 SDRAM的输出处理成均匀、连续的数据流;针对通道精确同步要求,通过分析多片JESD204B接口DAC的同步需求,并设计基于JESD204B确定性延迟的DAC同步方案;针对精密延迟与大动态调节范围要求,设计基于波形数据点粗调和采样时钟精调的通道定时方案,实现250fs延迟步进和±2ns延迟范围的指标要求;针对400ps脉宽且可同步marker信号的合成与调理,选择与波形数据源同源的数据标记合成法合成marker信号,并设计“延迟线+Pin Driver”的高速信号调理方案。2、硬件电路设计。根据12.5Gbps的通道速率计算出JESD204B关键链路参数,并完成DAC——AD9166与FPGA——XCKU060之间的收发端电路设计;通过扇出器HMC7044合成DAC同步所需的关键时钟,并等长分配至2片DAC与FPGA;通过抖动衰减器Si5319与PLL芯片ADF4355,对DDS芯片AD9954输出的12.5MHz～25MHz进行200倍频得到小于100Hz分辨率、2.5GHz～5.0GHz的采样时钟;通过HMC7044延迟功能和延迟线HMC911,实现采样时钟在25ps内的250fs延迟精调;通过高速引脚驱动器ADATE209和延迟线SY100EP196V,分别实现marker信号-0.5V～1.7V的幅度控制、±2ns的延迟范围和±25ps的同步偏差。经测试与验证,设计的波形合成模块具备10GSPS采样率、每通道4G样点波形存储深度、同步偏差小于25ps、±2ns的延迟范围和250fs的调节精度;marker信号达到400ps脉宽、-0.5V～1.7V输出幅度、±2ns的延迟范围和±25ps的同步偏差。