课程文献中心 更多>>

关键词： 卷积神经网络   加速器   硬件设计   现场可编程门阵列  

摘要： 近年来卷积神经网络(Convolutional Neural Networks，CNN)广泛应用于数字识别、图像识别等各个领域。FPGA与GPU和CPU相比具有更高的能效，与ASIC相比可扩展性更好、开发周期更短，因此基于FPGA的硬件平台成为一种极具潜力的计算加速方案。　　但是基于FPGA的硬件加速经常受到资源数量的限制，FPGA单片资源数虽然增加明显，但仍旧难以满足大规模卷积神经网络的需求。因此，基于多FPGA实现分布式卷积神经网络加速变得尤为重要。本文通过合理分配硬件资源，优化硬件架构，设计了一种基于FPGA分布式卷积神经网络加速器。主要研究工作如下:　　(1)根据反向传播(BackPropagation，BP)算法，采用均方误差，逐层传递误差函数，梯度下降更新参数，完成卷积神经网络的反向传播。采用数据并行分布式训练模型，合理拆分训练集，进行多FPGA并行训练。采用QSFP(Quad Small Form-factor Pluggable，QSFP)光纤接口进行数据传输，提高板问数据传输速率。进一步优化Ring-AllreduCe数据并行传输方案，解决多FPGA之间通信问题，减少数据循环传输次数，缩短板间数据传输延迟。　　(2)选用定点量化硬件实现，根据各隐藏层数据分布特点，选用不同的数量级定点量化方案。针对Mnist数据集，选用16位定点量化，不同层间选用不同量化方案，减小梯度下降误差，达到95.1％的正确率，与各层选用同种量化方案训练得到的图片识别正确率相比提高了8.04％。　　(3)根据各层数据依赖性，采用数据预取方案，改变矩阵卷积运算顺序，状态机控制各层运算状态，实现层内和层间的细粒度流水，从而降低整体计算延迟。根据各层卷积核特点，提出数据拼接方案，并根据需求选择不同的拼接方案，解决卷积运算造成的存储资源消耗过大问题。实验表明，基于Intel Arria10硬件平台，设计的2FPGA和3FPGA架构相对于单FPGA可分别实现1.99、2.98的加速比。

关键词： 慕课系统   背景抠图   边缘计算   引导滤波器   硬件设计   软件开发  

摘要： 慕课作为在线教育的一种重要模式，摆脱了授课时间与地点的束缚，其自身的特点就决定了能够让学生能够做出更多的自主选择。除此之外，慕课还引出了终身学习的概念，能够让拥有不同文化背景和年龄差异的受众共享同样的优质课程资源。然而，慕课制作存在成本高昂、处理周期长以及受限于录制地点等不足。因此，本文采用了一种在自然背景下实现的全自动抠图算法，并且将实时且鲁棒的模型部署在功耗不足15瓦的边缘计算设备上。本文的主要工作有：　　(1)用自然背景代替绿幕，解除了场地之于慕课录制的限制，解决了传统方式里绿幕抠图依赖人工和设备辅助的问题。然而，目前最先进的自然背景抠图算法中使用的细化网络在边缘计算设备上耗时较久，给实时处理带来了不小的挑战。因此，针对细化网络耗时的问题，本文提出用一种快速端到端可训练引导滤波器作为细化网络，利用引导滤波器来恢复分辨率。　　(2)为了进一步提高处理帧率，提出继续对模型进行非结构化剪枝，然后进行微调恢复精度。非结构化剪枝虽然保留了神经网络的连接，但是同时也带来了稀疏性，权重稀疏的结构往往无法使用高效硬件中可用的向量和矩阵指令来加速常见的网络操作，因而导致更加耗时。针对该问题，本文基于TensorRT推理框架，生成与基线精度接近的稀疏神经网络，对其进行加速。　　(3)设计并实现了一个慕课场景自动生成系统。基于边缘计算平台Jetson Xavier NX与Qt框架构建了一套用于慕课场景生成的软硬件一体化系统。　　结果表明，在经过模型优化、剪枝以及加速后，模型依然保持了良好的精度与鲁棒性，同时在边缘计算端帧率可以达到45fps(720p)以及31fps(1080p)。

关键词： PLC   控制系统   自动售卖机   硬件设计   软件设计  

摘要： 近年来，随着智能化社会的发展，自动售卖机在人们的生活中越来越普遍。但是，随着人们对物质文化生活的需求越来越高，单一的包装成品已满足不了人们的需求，针对这一现象，设计了一款基于PLC的自助冰淇淋机控制系统，给出了其总体方案设计、硬件设计、软件设计等，并进行了仿真验证，仿真结果表明：所设计的控制系统正确有效。

关键词： 新型洛伦兹悬浮定位台   洛伦兹力磁轴承   运动定位控制策略   硬件设计  

摘要： 随着工业4.0时代的发展,各国越发重视高精尖产业的发展,在精密测量领域,精密定位台的系统级技术一直以来是航空航天、IC产业制造、半导体加工等国民、国防基础产业的关键技术。传统的精密定位台多采用机械轴承支承和运动,运动过程中产生的摩擦磨损会随着使用频次和使用时长不断影响实际定位精度,传统的机械物理接触限制了机械定位台精度的进一步提升。新型洛伦兹悬浮定位台是基于洛伦兹力原理设计的一款理论上具有无摩擦可重复利用、微纳米级定位精度、带宽范围大抗干扰能力强的超精密磁悬浮定位或加工平台。从洛伦兹力磁轴承原理开始,先后介绍了平台的结构设计和基本悬浮原理;为了验证新型悬浮定位台的功能,分别从运动定位控制策略和硬件功放的两个角度来开展仿真和半实物研究,进一步验证样机洛伦兹悬浮定位台的可行性。该悬浮定位平台承重和偏转轴承均为洛伦兹力磁轴承,因此可采用等效电磁方程建立平台主要结构的电磁数学模型,进而可推出承重和偏转磁轴承的电流刚度,结合安培定律确立平台悬浮和偏转力矩数学模型,进一步地,考虑到偏转过程间隙磁密的非线性分布,采用积分法对电磁力进行解析,从而获得相对精确的平台电磁力矩模型。在洛伦兹悬浮定位台运动控制系统中,运动过程主要包括悬浮、偏转和旋转三部分,其中偏转和旋转运动相较于悬浮更为复杂,需要根据指令随动且需要保证精度,因此本文着重介绍偏转和旋转运动的控制策略。针对双工况和不同的过程需求,本文采用多种控制策略:在高适应度偏转和快速机动状态下,通过加入算量一定的二进制编码遗传算法适当调节PID参数,相比于传统PID具有更好的适应性和更快的响应速度;在高精度偏/旋转状态下,设计线性状态观测器对模型进行状态观测,同时引入卡尔曼滤波器对动态角度信号进行去噪和估计,以提高自适应性和精度;为提高采样角速率带宽以及精度,通过采用MEMS姿态传感器MH1760结合最优控制,通过实验,平台稳定偏/旋转时传感器在时域和频域上能提供高保真偏/旋转信号。依据洛伦兹悬浮定位台的运动特性和基础控制方法,选择STM32F407VET6作为主控芯片,通过LM2576S、MC34063A等线性升/降压稳压器和EMI阻容滤波实现芯片供电稳定,通过配置GPIO端口输出,经三极管MMBT4401和逻辑门HEF4081BT进行逻辑电平转换输出PWM信号,DRV8837PWPR驱动芯片经PWM输入作电流直驱输出,根据OP07设计了电流反馈回路,结合LDC1000EVM设计了位移检测模块,完成了PCB样板制作。最后搭建了洛伦兹悬浮定位台实验系统,依据设计流程完成电流闭环控制算法编写,通过数字PID控制器实现。实验表明洛伦兹悬浮定位台具有基础悬浮和偏转功能,同时验证了PID控制策略和PCB硬件板的可行性,为未来开发新型悬浮高精度定位等尖端仪器作出了铺垫。

关键词： 磁粉检测   交叉磁轭   三维有限元仿真分析   硬件电路设计  

摘要： 储罐作为石油化工产品的主要储存装置，对储罐罐壁准确可靠的裂纹检测工作，关乎储罐的安全。为在储罐罐壁定期检修中及时准确的发现裂纹，论文采用磁粉检测技术实现对储罐罐壁裂纹的检测，并对磁粉检测技术做进一步研究与分析。　　首先，论文分析了储罐罐壁呈从上至下逐渐增厚阶梯型分布的原因，根据磁路欧姆定律、磁化曲线和折射定律，研究了在罐壁裂纹处产生漏磁场的条件，并采用磁偶极子模型分析裂纹漏磁场的空间分布。　　其次，针对单磁轭二维模型将裂纹宽度假设为无穷大以及无法计算裂纹漏磁场在宽度方向的分布等问题，利用AnsysMaxwell软件建立了交叉磁轭的三维有限元模型。与单磁轭二维模型相比交叉磁轭三维模型可准确模拟交叉磁轭产生的旋转磁场，更加准确计算裂纹漏磁场的三维空间分布信息和励磁装置在空气中的磁场耗散，从而获得较为准确的结论。通过三维模型，验证了交叉磁轭产生旋转磁场的可行性，研究了外加磁场与裂纹角度、裂纹的长宽深、储罐壁厚、空气间隙等因素对裂纹漏磁场的影响。并针对不同厚度的储罐罐壁，设计了不同厚度下励磁电流大小与频率的仿真实验，为磁粉检测系统硬件设计提供了依据。　　最后，设计了基于STM32单片机的磁粉检测系统，通过Multisim电路仿真软件，验证了系统主要电路的功能。搭建了磁粉检测系统实验样机，对检测系统主要功能电路进行测试，并通过实验样机对磁粉检测标准试片和钢板焊缝进行磁粉检测。通过对检测结果的分析，证明所设计的磁粉检测系统实验样机可用于检测钢板焊缝裂纹。

关键词： 磨损均衡算法   闪存转换层   通用验证方法学(UVM)   覆盖率   NAND闪存  

摘要： 随着集成电路行业的蓬勃发展,人们对存储速度和容量的要求越来越高。闪存凭借其传输速度快、容量大、功耗低等特点成为人们的首要选择,但闪存颗粒的磨损消耗一直影响存储器的寿命。常见的磨损均衡算法和闪存控制器是分开工作的,频繁且耗时的交互带来严重的性能开销。此外基于C语言实现的算法和软件仿真,由于缺乏准确的硬件模型和丰富的测试用例,导致仿真结果不够准确。为此,本文提出了用硬件描述语言实现磨损均衡算法和硬件仿真环境,降低性能开销的同时,减少软件仿真与实际的偏差;并搭建UVM验证平台模仿上位机的操作命令,确保硬件设计的功能全部实现。本文主要工作包括:(1)针对软件层磨损均衡算法和硬件控制器交互产生的性能消耗,本文提出了基于硬件控制器实现的磨损均衡算法,将软件与硬件之间不可控的时间开销变成硬件内部可控的时序进行分析;仿真表明,合并后的控制器同时具备算法和控制器的功能。(2)针对软件仿真中硬件模型准确性低的问题,本文基于闪存芯片阵列搭建了存储模型,用于记录闪存芯片中的页编程和块擦除操作,能够清晰体现每个时间段的磨损次数以及平均值;而且为后续控制器的综合实现打下基础。仿真表明参与磨损均衡的块,其磨损次数趋近相同,即算法将磨损系数平摊给每个闪存块。(3)本文提出用UVM验证平台模仿上位机命令,来确保设计的正确性。在设计测试项、功能验证项和断言验证项的指导下,实现了一份功能覆盖率100%的验证报告;其中使用虚拟序列编写测试用例,能在短时间内提高验证效率,且每次操作产生的数据流都在计分板中比对正确。最终全面的验证报告表明了硬件设计的正确性。

关键词： AXI总线   总线互连   UVM   覆盖率   IP核  

摘要： 近年来,系统级芯片(SoC,System on Chip)不断发展,在信号传输、图像处理、数据存储等方面发挥了巨大的作用,尤其是以IP核复用为基础的SoC设计方法,具有良好的兼容性和功能可配置性,成为了推动集成电路设计技术进步的主要力量。在SoC设计中,一个重要课题就是不同IP核的互连问题,当SoC的规模逐渐增大时,系统对传输速度的要求也会不断提高,IP核之间的数据交互量也开始增加,这些都是对IP互连的巨大挑战,需要设计高性能总线应对这些问题。AXI(AdvancedeXtensible Interface)总线是集成电路设计领域中使用最频繁的总线之一,得益于其高性能、高带宽以及低延迟的优势,在行业中得到了广泛应用。本论文结合实习公司的项目,提出了基于AXI总线的Interconnect IP核的硬件设计与验证,在满足基本传输协议的基础上,增强功能的完整性,可以在多种实际场景中得到应用。作者首先对整体架构进行规划和把握,将整个IP核的架构分为写通道和读通道,在每个通道中分别添加仲裁器、缓存模块、数据选择器、数据分配器,对传输过程进行控制,可以将多个主机模块的地址和数据通过写通道传输至多个不同的从机模块,然后再通过读通道将数据返回,完成一次完整的数据传输操作。基于AXI总线的性能优势,对设计功能进行优化,采用了参数化的设计思路,将所有接口的数据位宽定义为参数,可以根据实际需求进行配置,提高设计的应用范围,使得此IP核满足多种集成电路的功能要求。采用UVM(通用验证方法学)设计验证组件并搭建验证环境,发送带约束的数据信息,重点是对不同功能的边界条件和特殊场景进行约束,产生丰富的数据激励,对IP核的功能进行全面验证。首先利用随机方法生成不同的测试场景,编写了 18条测试序列进行仿真调试,并重复进行回归测试,完成基本功能的验证;对于随机激励难以覆盖到的地方,再添加定向激励进行验证,保证验证工作的完备性。以AXI总线协议规范为依据设计了 26条断言属性,对所有信号的时序做全面检查,确保时序功能的正确性。针对所有的设计功能编写了 6个功能覆盖组,在仿真过程中检查IP核的传输行为,然后将功能覆盖组的执行情况做统计。经过充分仿真并分析覆盖率报告,最终功能覆盖率达到100%,代码覆盖率达到95%,断言覆盖率达到100%,符合设计和验证要求,保证了设计功能的正确性以及验证工作的完备性。

关键词： 直线轨迹层析成像   动态DR机改造   SIRT   CUDA   条状伪影抑制  

摘要： 当今社会患癌人数急剧增长,而癌症筛查是目前降低癌症发病率和死亡率最有效的手段。作为最常用的癌症筛查方法,DR和CT都因其自身的局限性而难以适用于大规模的、定期的癌症筛查场景。层析合成技术作为CT的可行辅助手段,能在低剂量、低成本的前提下获取人体任意断层图像且拥有更高的图像分辨率。这使得层析合成技术成为最容易在人群中普及的断层成像方式,也成为当下医学成像领域的研究热点。然而,目前众多商用层析成像系统都只支持小尺寸人体区域的层析成像,不仅降低了系统利用率,还无法对长尺寸的人体部位进行成像。为了解决这一问题,本文从硬件和软件两个方面开展针对长尺寸人体区域的层析成像系统的研发工作。硬件方面主要涉及硬件设备的系统结构设计和搭建问题。长尺寸人体区域的层析成像需要长距离直线扫描轨迹的支持。为了在探测器尺寸受限的情况下实现这一扫描轨迹,本文设计了一种射线源与探测器同步同向移动的硬件系统结构。这种系统结构不仅可以轻松地通过一次扫描采集到长尺寸人体区域的投影数据,还可以使用公司的动态DR机稍加改造来实现,大大节省了设备采购成本,避免了复杂的硬件搭建过程。由于层析性能与硬件稳定性密不可分,有必要对改造后的动态DR机的系统稳定性做出评估及校正以使其符合层析成像要求。软件方面主要涉及符合临床要求的层析算法的研究工作。长距离直线扫描轨迹一般会使得投影数据发生截断,这种情况下迭代类层析算法要比解析类层析算法更为合适。联合迭代算法(SIRT)以其对投影数据完备性要求不高等特点被作为本文主要层析算法。迭代类层析算法的通病在于层析时间过长,难以满足临床上对时间的要求。利用GPU的并行计算能力对算法加速已是公认且有效的解决方案。由于CUDA技术的广泛应用,基于CUDA的GPU并行计算技术被本文用来实现快速SIRT算法,大大提升了层析速度。此外,为了进一步抑制投影数据截断导致的条状伪影,一般使用正则化方法。基于压缩感知理论的广义总变分(TGV)模型已被广泛用作迭代类层析算法的正则项,可以有效提升层析精度。为了充分结合系统结构特点,本文对TGV模型做出相应改进,最终实现了基于单向自适应TGV正则化的SIRT算法。实验表明,本文算法能够有效抑制透视伪影和条状伪影,并能在抑制噪声的同时保持图像细节,在层析质量和层析时间上均符合临床要求。

关键词： 无线自组网   硬件设计   组网方法设计  

摘要： 无线自组网是解决最后一公里和快速部署网络的一种关键方案,同时具备了自组织、无中心、多跳路由、动态拓扑等优点,有着重要的工程应用价值。本论文介绍了无线自组网系统的原理,研究了无线自组网的系统设计、原理图设计、PCB设计和组网方法设计。论文通过对无线组网架构及其性能分析,确定了无线自组网系统的拓扑结构、设计思路与设计指标。论文重点阐述了无线自组网系统中收发模块的硬件设计,主要包括调制解调模块、混频器模块、上下行链路模块和高速开关等功能模块,这些模块由单片机进行统一配置、控制与监控。论文基于设计的硬件系统,验证了无线自组网组网方法及网络性能。分析了基于载波侦听多路访问/冲突避免(CSMA/CA)协议和TDMA协议在不同网络规模下的性能,综合考虑网络时延、节点规模和节点之间信号碰撞等因素,提出了降低网络中传输时延、提高网络吞吐量的最优Mesh组网方案。

关键词： Power函数   泰勒级数   查找表   超越函数  

摘要： 随着通信和多媒体技术日益复杂,对数据处理的要求越来越高。在数据运算中,超越函数因其计算的复杂性和工程应用中的必要性一直备受关注。Power函数作为超越函数的一种,是通信信号和处理器应用中的常用函数,在语音图像处理、机器学习、滤波技术等领域具有广泛的应用。常见的超越函数硬件实现算法存在精度低、存储资源消耗大、输入值范围窄等缺点。针对上述问题,本课题重点研究如何提升Power函数的计算精度、降低硬件资源消耗以及提高其计算效率。本文首先对超越函数硬件实现方法进行研究,进而提出一种改进的查找表和多项式相结合的Power函数硬件计算方法,最后对算法的硬件电路进行设计和实现。主要工作内容如下:1、算法改进;通过数学推导将Power函数转换为对数函数和指数函数的计算,并在传统的查找表与多项式结合算法基础上进行优化改进。首先对输入数据进行预处理;其中,对数函数部分采用高基迭代的方法,指数部分采用区间划分的方法,将数据压缩至较小的收敛区间内,产生的中间数据提前计算并存入查找表中。然后通过泰勒级数展开式进行对数和指数的计算。最后进行数学变形,通过指数部分的结果得到Power函数的函数值。2、算法实现;对改进算法进行硬件结构设计和实现。主要包括对数计算和指数计算两个部分,每个部分包括预处理模块、泰勒计算模块以及后处理模块。设计中涉及到查找表压缩、流水结构划分、两级逼近以及利用数据特点进行位操作的其他关键技术。3、功能验证及性能测试;选用Xilinx的XC7K325T FPGA对Power函数硬件计算电路进行功能验证和性能测试。采用流水线全展开结构,结果表明,在双精度浮点数所能表示的值域范围内,所设计电路能以较低的存储开销支持全定义域Power函数计算,计算精度可达到10～10。