课程文献中心 更多>>

关键词： FPGA   高层次综合   高级语言   Vivado HLS   Verilog   PDP  

摘要： 本文为了研究面向FPGA芯片的高层次综合工具Vivado HLS在硬件设计中的性能,分别利用C++语言与Verilog语言设计移位寄存器,通过比较两种设计方法在不同输出位宽下,其时序、功耗、PDP以及资源使用量上的差别来评估HLS工具在硬件电路设计上的效率与功能性。实验结果表明,虽然HLS工具综合得到的Verilog代码表现不如手工直接编写的Verilog代码,但其以高级语言作为输入的特性还是能满足让设计师在不需要掌握硬件描述语言的情况下利用FPGA实现算法加速的目的。

关键词： 可逆配仓带式输送机   控制系统   S7-200   硬件设计  

摘要： 为实现选煤厂可逆配仓带式输送机自动控制的需要,结合实际工程案例设计了一套可逆配仓带式输送机智能控制系统。介绍了该控制系统的总体设计方案,选用Siemens公司的S7-200系列的CPU224主控单元,丰富的外设模块给控制系统的硬件设计带来很大的方便,使系统的稳定性、可靠性、性价比均大大提高。根据该系统在现场的实际应用,分析了设计、施工中需要注意的事项及解决措施,并对该系统存在的不足进行了总结。该系统目前运行良好,得到了建设方的好评,在大型选煤厂具有推广价值,为实现选煤厂智能化提供了基础。

关键词： 自动增益控制   放大器电路   单片机控制   硬件电路设计  

摘要： 自动增益控制电路的作用是对运算放大器的增益进行控制,即对输入输出信号的压缩比例进行控制进而保证信号质量,该电路被广泛用于接收机电路设计及音频电路设计中。文中对自动增益放大器电路进行设计,硬件电路包括单片机控制模块、信号输入模块和自动增益放大器模块。其中,自动增益放大器模块又包括峰值检波电路与程控放大电路。通过对电路中使用的芯片进行合理地选型,并完成系统的设计。实验结果显示,当输入信号频率及幅值发生变化时且电路能保持稳定的信号输出,表明该系统满足设计的要求。

关键词： 软件无线电   AD9371   Zynq-7000 FPGA   JESD204B接口   软件重构  

摘要： 文中基于软件无线电的技术原理及思路,提出了一种基于AD9371及Xilinx Zynq-7000 FPGA的软件无线电通用硬件平台的设计方案及工程实现方法。该硬件平台工作频率为300 MHz~6 GHz,包含了2路发射通道和2路接收通道功能,支持FDD及TDD两种工作模式,适用于多种应用场景。AD9371的宽带射频信号范围及宽带特性(频率范围为300 MHz~6 GHz,发射带宽最高支持250 MHz,接收带宽最高支持100 MHz)涵盖大部分特许执照和免执照蜂窝频段。此外,AD9371具有高集成性、高灵活性等特点,与数字信号处理部分的Zynq-7000 FPGA采用JESD204B接口,可简化软件无线电硬件平台的设计。基于该设计,工程人员通过软件的动态重构可实现灵活多变的通信体制和通信功能,可广泛应用于个人移动通信、军事通信、雷达系统等领域。

关键词： 磁悬浮装置   嵌入式单片机   硬件设计   软件设计   磁通量采集   PWM波输出   浮子平衡  

摘要： 磁悬浮工艺品是一种科技感和视觉冲击相结合的艺术,具有较高的欣赏价值和教学价值。文章基于STM32单片机设计一种数字下推式微型磁悬浮装置。首先,通过单片机控制器、磁通量测量单元、电磁线圈驱动单元、电流测量单元、永磁铁、电磁线圈等完成系统的硬件结构设计;其次,使用磁通量测量单元采集磁铁浮子磁通量,使用电流测量单元得到电磁线圈的电流值,经过双闭环串级PID控制器计算并输出PWM波至驱动单元,用以改变电磁线圈的动态磁场使悬浮的浮子保持平衡;最后,使用C语言编写STM32单片机的控制程序,通过软、硬件综合调试并进行悬浮测试。测试结果表明,该数字下推式微型磁悬浮装置可以长时间稳定悬浮。

关键词： 播音识别   人工智能   硬件设计   音频处理   关键词处理   自动识别  

摘要： 目前的播音自动识别系统对含有干扰信号的音频识别能力较差,导致识别准确率较低,因此文中基于人工智能设计了一种新的播音自动识别系统。系统硬件由VS78型号的主机、结构框架解调设备、信号接收机、芯片以及TI处理器组成,广播自动识别系统的工作需求采用HI89型号的芯片。软件包括关键词处理程序、音频处理程序、自动识别程序。通过实验验证设计系统的有效性。实验结果表明,基于人工智能的播音自动识别系统能够有效提高播音识别能力,增强识别准确率。

关键词： 音视频采集   硬件电路   FPGA芯片   DM365芯片  

摘要： 本文提出了一种音视频采集硬件系统电路的设计方案,在完成对该硬件系统电路的总体设计方案以及核心系统电路设计方案分析说明的基础上,以音频采集硬件电路、视频采集硬件电路、音视频数据缓存及传输接口电路为切入点,对该音视频采集硬件电路的具体设计方案及实现进行阐述。

关键词： 24V   电源监测系统   设计框图   硬件设计   软件设计   系统调试  

摘要： 本文对基于STM32单片机为核心的24V电源监测系统的控制原理和硬件结构进行了阐述,分析了软件系统的控制流程图,对调试过程中出现的问题,提出了改进措施,并介绍了实际应用情况。

关键词： PLC编程   主皮带远程监控   硬件设计   煤炭运输   实时监控  

摘要： 基于PLC编程与传输控制/互联协议设计了一套改进的矿下主皮带远程监控系统。从主皮带运输的特点出发,将监控系统分为主站级控制、分站级控制及设备级控制共三级控制层,并对远程监控系统的硬件与软件分别进行了详细设计。实际应用结果说明,所设计的主皮带远程监控系统显著提高了实时监控性能、数据传输速度及设备的稳定性。

摘要： Over the last few decades, electronic circuits have more and more become a partof our lives, and their area of application expands continuously. As a result, thesecircuits are getting more and more complex through these areas of application. Theyare synthesized from hardware designs, which describe their functional and timingbehavior at a higher level of abstraction. Since safety-critical systems such as carsrely on these designs, it is essential to address the increasing complexity as it directlyimpacts the design's correctness. This dissertation investigates the increasing complexity of hardware designs byproposing and evaluating a hardware design synthesis flow that automaticallypropagates verification results from a formal specification to an implementation. A modelat the Electronic System Level (ESL) is automatically extracted from a specification atthe Formal Specification Level (FSL), and this model is synthesized into animplementation at the Register-Transfer Level (RTL). This automatic propagation contrasts withthe established hardware design flow, which relies on manual realizations at the ESLand RTL levels. Due to the missing propagation of verification results, these manualrealizations rely on the required test benches' quality. Consequently, similar verifi-cation tasks are repeated at different levels. The proposed synthesis flow combinesthe proof assistant Coq with the functional hardware description language CλaSH toachieve the automatic propagation of verification results. This combination avoidstest bench generation for the model and the implementation. Furthermore, the proposed flow allows the investigation of problems in the modelor the implementation already at the FSL level, e. g., arithmetic overflows for finiteinteger types. The established hardware design flow models infinite integer typesat the FSL level, which do not realize an overflow behavior. To specify finite integertypes at the FSL level, dependent types are used. Based on these types