课程文献中心 更多>>

关键词： 运算能力   中学生   运算方法  

摘要： 在新课改的今天,许多中学数学教师在教学中都把培养学生的运算能力作为发展学生的智力和培养能力的手段之一。苏联教育心理学家克鲁切茨基指出:“数学才能在童年早期就能形成,其中大部分是以计算能力——数的运算能力——的形式出现的。

关键词： 混合运算  

摘要： 分式的混合运算是一个重点．也是一个难点．不少同学碰到一些有关分式混合运算的题目．往往束手无策．下面说说解答这类题目的思路与方法．

关键词： RISC技术   CISC技术   指令系统  

摘要： CISC和RISC是近年来市场上依据指令系统优化方法不同而划分出的两大主流计算机结构。本文从复杂指令系统计算机(CISC)到精简指令系统计算机(RISC)的发展、及RISC关键技术出发,结合实际应用中出现的新技术,展望了计算机系统结构今后的发展方向。

关键词： 方法技巧  

摘要： 数列是中学数学的重要内容,也是高考命题的热点.在解题时,解题方法是否得当,常常导致解题的难易、繁简的差异.因

关键词： 模糊线性规划   模糊规划   目标函数   约束条件  

摘要： 讨论了一类带取大号∨或取小号∧的规划问题的求解方法,采用约束区域分割法,将该类模糊规划问题转换成一般的普通规划问题,并运用约束区域分割法对一个实例进行了求解.

关键词： 比特置换   指令系统   分组密码   RISC   VLIW   多级互连网络  

摘要： 比特置换是分组密码处理的基本操作,在密码算法中得到了广泛的应用。然而比特置换作为典型的位级操作,在处理器中实现困难、效率很低。比特置换是通用处理器实现分组密码算法的重要瓶颈之一,极大地制约了通用处理器实现分组密码处理的性能。 论文分析研究了分组密码处理中的比特置换操作特点、实现技术,深入研究了RISC处理器体系结构,结合RISC架构处理器处理分组密码算法的特点,借鉴通信交换网络及其路由算法方面的研究方法和成果,设计实现了基于LPS网络的基本比特置换指令,并且研究了指令的扩展性,在N×N系统上实现2N×2N的比特置换。硬件电路实现了两级2×2开关,能以不多于logN条的指令完成任意N×N的比特置换操作。出于对更高效率的追求,论文构造了一种三个源操作数一个目的操作数的比特置换指令,硬件实现了四级2×2开关,能以(?)log2N/2(?)条指令完成任意的N×N置换。 论文通过分析VLIW结构处理器的特点,研究了VLIW结构密码处理器的总体结构。基于Batcher网络和Benes网络,为VLIW结构分组密码协处理器构造了一种专用比特置换指令,能够实现128位的任意比特置换,支持分裂模式的置换操作,能够实现基于立即数的字节置换、字置换操作。完成同种功能,资源占用仅是用N个N选1方法的10.2%。

关键词： 传递闭包   链   矩阵运算  

摘要： 介绍了二元关系的传递闭包的常用的求法以及关系中链的定义,并在链的基础上给出了用普通矩阵运算求传递闭包的方法,与用布尔矩阵运算求传递闭包相比,更容易让人接受。

关键词： 嵌入式系统   智能家居   HAN   PAN   DS18B20   LPC2292  

摘要： 嵌入式系统设计已经成为现代计算机应用设计的一大领域和方向。嵌入式系统作为实现设备小型化、智能化和自主知识创新的重要元素,目前,在国防、航天航空、交通、能源、工业、通信和人们日常生活等各个领域,它越来越发择着极其重要的作用和广泛的应用。 随着现代信息、网络、计算机、控制技术的飞速发展,智能化家庭已经成为现实。通过家居智能化技术,实现家庭中各种与信息技术相关的通讯设备、家用电器和家庭安防装置,通过家庭总线技术连接到一个家居智能化系统上进行集中或异地的监视、控制和家庭事务性管理,并保持这些家庭设施与住宅环境的和谐与协调。 本文以热水器、空调等家电控制为例,对嵌入式系统及HAN进行研究及应用。该智能家居控制系统以PHILIPS公司生产的LPC2292 ARM芯片为核心,外扩液晶显示器、键盘、通讯接口、外部连接最小的控制单元(温度传感器等)构成一个可对家电、家居环境等进行设定及监控的一个智能系统。该系统可以灵活设定、显示、报警。并对当前的热点问题PAN技术及其协议进行初步探索,将其与HAN相结合,为今后的智能家居控制单元继续研究做准备。

关键词： 数字信号处理  

ISBN: (纸本)9787302158394

关键词： 分组密码   协处理器   数据并行   指令级并行   指令集  

摘要： 传统上,实现、应用密码算法运算可采用专用集成电路和通用处理器两种途径,前者的优点是处理速度非常快,其缺点是灵活性差,设计周期长、投资较大等;利用后者的密码实现方式通常灵活性比较高,但缺点是密码运算处理速度较慢,与专用芯片差距还很远,难以满足网络通信等方面的需求。本文针对上述矛盾,研究能高效灵活实现各类密码运算的密码处理结构。 论文在分析分组密码操作特点基础上,提出了一种适合分组密码运算的并行处理结构,支持了字并行和亚字并行处理,并进行了微结构设计,实现了一款分组密码协处理器,其兼顾了通用处理器的灵活性以及专用密码芯片的高性能两方面优点,实现了完善的系统控制能力、高效的密码运算能力和灵活可配置的算法处理能力。 从提高并行度角度出发,为使用频率非常高的密码操作,包括S盒、置换、模乘、模加等九种运算设计了专用指令。这些指令通过分裂、组合、绑定等设计,开发了单条指令内部及多条指令间的并行性,提高了密码处理性能。 设计了基于FPGA的硬件测试平台,通过在该平台上进行单元级验证和系统级验证,保证了密码协处理器功能的完备性和正确性。最终该协处理器基于0.18μm CMOS工艺标准单元库进行了ASIC设计综合,并与其它软/硬件实现方式进行了性能比较。 总之,该协处理器具有指令操作效率高、指令级并行度高和算法适应面广的特点,可以灵活、高效地实现分组密码算法,是一种实现分组密码处理的新模式。