课程文献中心 更多>>

关键词： 矩阵   小学数学   运算方法  

摘要： 情景教学是小学数学教学中有效的教学方式,但随着年级的高段化这种教学方式在课堂上的应用越来越少,进入大学阶段可谓是"销声匿迹"了,所以大学学到的理论知识更多的是知其内容而不知其蕴义。矩阵最初作为解决线性方程的工具被提出来,其运算是高等数学的重要内容。本文用一道小学数学试题将矩阵的加、减及乘法运算串联起来进行简单释义。

摘要： "应用商的变化规律简便计算"是小学人教版数学四年级上册第六单元笔算除法中最后一个课时的内容。通过对这节课的反复钻研,我在研究数学教学上有了一些新的认识与思考。一、研学之道,必本于思研究学问,以思考为根本。"除数是两位数的除法"是小学学习整数除法的最后阶段,本单元主要围绕口算除法和笔算除法展开教学,共10个例题。本节课教学例9、例10。

关键词： 数形结合   小学数学   运算能力  

摘要： 数形结合是一种可以使复杂问题简单化、抽象问题形象化的数学思维方法。将数形结合巧妙地运用在小学数学计算教学中,可以使学生亲身经历探索计算的过程,如此可以明晰算理,知晓算法,发现计算规律。提升学生学习数学、应用数学、创造数学的能力。

关键词： 平面向量   数量积   思维建模  

摘要： 平面向量数量积运算，是平面向量知识的重点，由于这类问题的解题方法比较灵活，这部分内容也成了少数学生的难点.文章以思维建模形式，给出平面向量数量积运算的方法体系，实证解析依据问题特征，选择相匹配的运算方法，其目的在于将方法模型化，提高平面向量数量积运算的效率.

关键词： 专用指令集处理器   模拟器   验证  

摘要： 专用指令集处理器(Application Specific Instruction Set Processor,ASIP)是针对特定的应用而设计的,具有通用处理器的灵活性和专用集成电路的性能优势。但现在A SIP的设计缺少软件工具支持,在设计初期阶段,ASIP的指令系统和微结构并未完全确定,无法构造出较为完善的软件支撑环境,难以评估软件的性能。同时,手工构造的少量测试案例难以对复杂的微处理器逻辑进行较为全面的验证。本文提出了软件工具IDEA(Instruction Design,Emulation and Analysis),主要功能有1)IDEA的系统核心定义了指令系统的公共描述接口、模拟器执行流程、汇编语言描述方法。专用指令集处理器的设计者可以使用C++语言建立微处理器模型,软件开发人员可以在IDEA的环境中编写汇编程序并评估程序的性能;2)自动生成的测试案例可以支撑专用指令集处理器的指令级验证。此外我们为某款专用处理器设计并实现了一个包含ARM、存储器、DMA控制器、中断控制器的So C系统级模拟器,用于验证S o C中异构协同计算结果的正确性。我们通过上述工具有效支持了某款专用处理器的设计与验证,在4个月的时间内,项目使用8人月完成了指令系统建模、10个核心程序段的设计与实现(最长超过4000条汇编指令)。IDEA模拟器的周期数与Verilog模拟器得到的周期数差异小于10%。自动化生成和验证的指令测试案例962,334个,发现了超过50个各种设计错误。

摘要： 在数学学习中,基础知识的学习固然重要,但数学思想方法的学习也很重要.一旦掌握了某种数学思想方法,不仅可以解决一类问题,还可以有所创新.在幂的运算中,渗透着许多重要的数学思想方法,归纳起来主要有——一、逆向思维幂的运算法则均以等式的形式出现.对于这些法则,不仅要会正向应用,而且还要会逆向应用.

关键词： 模拟集成电路设计   模拟设计自动化   CMOS运算放大器   电路优化设计  

摘要： 模拟集成电路的设计是EDA(电子设计自动化)技术中长期受人关注的问题。本文主要研究模拟集成电路的参数自动设计。传统的参数设计自动化大都是基于优化的方法,一般需要大量计算,目前在实际工作中的应用仍较为有限。本文从电路参数设计等价于一组电路性能方程求解的观点出发,说明传统人工设计流程的实质是在对性能指标进行解析近似,使方程解耦后的一种顺序求解过程,后期的参数调试是为了消除解析近似中的误差。其次,提出可运用非线性方程松弛迭代求解的思想,将性能指标解析近似产生的误差弥补回去,并通过对方程的迭代求解,可以消除误差,使电路性能与要求指标完全匹配,从而实现了一种基于性能方程求解的精确设计方法。按通常模拟设计自动化领域的分类,本文的方法属于基于知识的方法,但克服了传统基于知识方法存在的设计结果不准确的问题。文章首先通过对经典两级运算放大器人工设计过程的分析,说明了其与性能方程求解的等价性,分析了过程中存在的误差;然后利用方程松弛迭代的思想,对原设计流程进行了改造,提出了一种迭代设计方法。接着将这一方法进一步用于单端与全差分的共源共栅放大器,说明这种方法也可用于其它类型运放电路的设计。给出了 0.18μm和90nm工艺下的设计实验结果,证明该方法可以完全消除传统方法中存在的误差;较目前常见的优化设计,则可大大改善效率。文章还讨论了考虑PVT(工艺-电压-温度)波动的情况下这一方法的应用。通过不断修改TT工艺角的设计指标,并进行相应的迭代设计,可得到使所有工艺角的性能指标都达到设计要求的解。实验也验证了这种做法的有效性。

关键词： 小学数学   简便运算   现状问题   开展方法  

摘要： 运算是数学知识学习、应用以及未来发展的主要技能,在小学阶段的数学教学中需要落实简便运算,让学生能够掌握简便运算的方法,也能在运算练习中强化基础知识的理解,有数学思维的发展.但是在开展方法上要注意学生的实际学习情况,加强对简便运算能力的培养,使数学知识得到积累、数学思维得到发展,有数学核心素养的建立.本文分析了小学数学简便运算教学的现状问题,提出了解决问题并有效开展简便运算的教学方法.

关键词： X射线探测器   数字读出控制   物理实现   芯片测试  

摘要： 从X射线脉冲星发现至今,科学家们并不满足于只对其进行观测,随着研究的深入,他们提出利用脉冲星进行人造卫星的定位和深空下飞行器的自主导航。随着应用层面上的需求源源不断的提出,目前的脉冲星探测器的性能已无法满足要求,所以对于高速、高精度、低噪声、多功能的X射线探测器的研究已然成为脉冲星探测学科的重要研究方向。结合目前外界对于X射线探测器的需求,本文首先对探测器中读出芯片进行了系统级的设计,确立了芯片基于事件触发驱动的读出方式:当单个像素探测到粒子命中事件时,首先将对像素的命中转换为对像素所在列的命中,然后在读出时将对列的读出转换为对列中命中像素的读出,通过这种处理方式使得探测器芯片的可扩展性更好,读出速度更快。探测器读出芯片通过读出控制单元进行功能配置和命中像素的地址读出。在读出控制单元中设计了一种命中顺序仲裁的算法,除了能够按像素的命中顺序进行地址输出外,还实现了对不同命中事件的分辨精度小于1μs、对单个像素从命中到读出的时间小于1μs的高精度、高速度读出。为了提升X射线探测器的可测性和寿命,读出控制单元支持通过I2C接口对每个像素的工作模式进行配置。除了正常检测X射线粒子的模式以外,读出控制单元可将像素设置为屏蔽模式和自测试模式,配合软件程序可以实现对像素阵列的定时自检和坏点屏蔽。并且用户可以通过I2C接口对读出芯片中的电流、电压DAC寄存器进行配置,以方便对芯片进行测调。对读出控制单元使用Verilog HDL语言进行了参数化的RTL建模,使得读出控制单元可以支持对任意大小的像素阵列进行读出和控制。构建了像素阵列的仿真模型,通过模型与读出控制单元进行功能仿真来替代长时间的数模混合仿真。之后采用华虹宏力0.13μm工艺对40×50阵列下的读出控制单元进行后端物理实现,生成的读出控制单元版图大小为2800μm×300μm,读出芯片整体版图面积大小为5000μm×5000μm。流片后针对此探测器芯片设计了专用的测试平台,能够对芯片的数字、模拟输出进行准确采集并传输给个人电脑进行数据分析。还开发了相应的上位机程序,能够对读出芯片的像素阵列进行屏蔽和自检测的配置,并完成噪声一致性的测试。

关键词： FPGA   加速计算   剪枝  

摘要： 随着人工智能相关理论和技术的不断发展,深度神经网络模型在图像处理,目标检测,语音识别,语义分割等方面都取得了重要的进展,并且在实际生活中得到了广泛的运用。目前为止,大多数的深度学习方法及深度神经网络模型的计算都由图形处理器(Graphic Processing Unit,GPU)来完成。它高并行的特点能够很好的解决深度学习中复杂计算方面的问题。但受限于其的高功耗特点,使得深度学习在嵌入式设备,小型,移动设备等在规模和功耗方面受到限制的场景中的应用成为一个难点。近年来,随着电子元器件的工艺技术发展,现场可编程门阵列(Field Programmable Gate Array,FPGA)的存储和计算能力迅速提高。已经能够较好的完成深度神经网络的相关计算过程。而FPGA相比于GPU有着更低的功耗和更高的能效比。因而在实际应用中有关深度学习与FPGA异构计算结合的研究逐步开展,逐渐成为一个重要的技术发展方向。论文首先调研了深度神经网络的基础以及压缩相关技术。研究了异构平台的发展状况以及不同设备的优点。对于深度神经网络模型在异构平台上的应用和发展现状进行了研究。随后,论文针对传统的模型压缩方法的缺陷,提出了一种新的基于加权的剪枝方法。这种新的剪枝方法计算了各层的重要性程度,并据此对各层设置不同的剪枝率。从而达到加权剪枝的目的。而剪枝过程采用了基于几何中位数的剪枝方法,避免了剪枝过程中对于权重参数的依赖性,并通过实验验证了新的方法在不同模型上有很好的迁移性。最后,研究了 FPGA异构平台上的加速计算方法,针对深度神经网络模型的结构以及运算特点,将大量的卷积计算交由FPGA进行,设计了整体的架构和计算流程。并提出了一种新的深度加速优化方法,通过存储优化,数据流优化,深度计算优化等方式,充分利用了硬件资源。最后验证了该深度加速优化方案的有效性。实验结果说明了新的加权剪枝方法以及深度加速方法对于在功耗,规模受限场景下的深度神经网络应用是一个重要优势,对于实际工程中深度神经网络部署和应用有着重要意义。