关键词:
FPGA
线性最小二乘
固定基元
摘要:
在大数据和5G时代背景下,对于线性最小二乘定位算法(Linear Least Squares,LLS)在FPGA(Field-Programmable Gate Array,现场可编程门阵列)上的加速研究,是一项具有挑战性且意义重大的工作。FPGA由于其可编程性、高性能和高能效比的特点,为解决5G实时计算提供了一个可行的方案。基于以上背景,为了解决面向异构平台的线性最小二乘定位算法加速问题,开展了基于线性最小二乘定位算法的FPGA设计研究,以在现实基站中更好的部署线性最小二乘定位算法。为了减少算法部署的硬件资源,首先对基站采集数据进行了优化预处理,然后提出了基于固定基元的FPGA硬件程序优化方法。在虹口区真实数据集上开展了抽取实验。实验结果表明:利用基于固定基元的FPGA硬件程序优化方法,其预处理时间、方程解算时间相较于传统的CPU计算减少了99.5%,计算误差在1 m以内,资源相对于原本的硬件部署方法减少50%。