关键词:
高dV/dt方波
功率模块
封装绝缘
局部放电
电场动态仿真
摘要:
高dV/dt方波下封装绝缘发生的局部放电(简称“局放”)是高压功率模块失效的重要原因之一,然而方波上升下降沿产生的电磁干扰和位移电流严重干扰局放的检测,且现行功率模块局放检测标准规定的正弦电压与方波下测试结果存在差异。为解决上述问题,该文提出基于下混频原理的高dV/dt方波电压下局放检测方法,探究不同频率单极性高dV/dt方波和工频正弦电压下封装绝缘的局放特性,并对封装绝缘固—固结构建模,考虑复合绝缘的电荷弛豫,进行动态电场分布仿真计算。结果表明,由于界面电荷弛豫造成的局部电场差异,单极性方波下,封装绝缘的局放起始电压(partial discharge inception voltage,PDIV)高于正弦电压下,且方波下PDIV随频率升高略有增加。外施电压幅值相同时,方波下局放平均幅值高于正弦电压下。随频率升高,单极性方波上升沿处局放幅值分布相近,而下降沿处局放平均幅值降低,相位呈现滞后趋势。该研究分析高dV/dt方波下封装绝缘的局放特点及其与正弦电压下的差异,可为功率模块可靠性检测和评估提供一定参考。