关键词:
Y型双并行阵列结构
现场可编程门阵列
基22快速傅里叶变换
多路径延迟交叉结构流水线
蝶形运算
摘要:
针对快速傅里叶变换(Fast Fourier Transformation, FFT)算法在处理大规模数据时需要消耗大量资源和时间导致运算速度低的问题,提出了一种基22FFT(Radix 22 Fast Fourier Transformation, R2~2FFT)算法的现场可编程门阵列(Field Programmable Gate Array, FPGA)硬件结构优化设计与实现方法。首先,采用R2~2FFT算法构建出一种序列转换功能与流水线结构相结合的Y型双并行阵列结构,有效降低硬件乘法器使用数量的同时,增大了硬件结构的吞吐量,从而提高了FFT算法在FPGA上的运算速度。然后,在R2~2FFT流水线单级运算中利用旋转因子的相关特性,优化片上存储资源消耗,降低了约50.00%的存储空间。最后,在完成N点R2~2FFT算法结构优化的基础上,进一步提高硬件结构的可扩展性,实现了2N点、 4N点的扩展运算。采用Verilog HDL语言完成硬件设计,并通过Modelsim进行仿真,接着使用Vivado2018.3软件将所提方法综合并布局布线,最后进行性能分析。实验结果表明,所提方法的运算时间与四种改进的FFT硬件实现方法的运算时间相比分别降低了75.10%,95.34%,38.49%,49.20%,显著提高了运算速度。与此同时,所提方法资源消耗适中,消耗占比低,且具有运行功耗低以及可扩展性强的特点。